Common-Gate-JFET-Verstärker: Design, Betrieb und Anwendungen

VERWANDTE ARBEITSBLÄTTER:

• JFET Amplifiers Worksheet

Was ist ein Common-Gate-JFET-Verstärker?

Die Common-Gate-(CG)-Konfiguration ist eine der drei klassischen JFET-Topologien (Common-Source, Common-Drain, Common-Gate). In der CG-Stufe ist das Gate der gemeinsame Anschluss, die Source ist der Eingang und der Drain der Ausgang. Diese Anordnung bietet niedrigen Eingangs-widerstand, hohen Ausgangs-widerstand und eine negative Spannungsverstärkung, die für typische diskrete JFETs 10–20-fach erreichen kann.

Funktionsweise

Eine Spannungsänderung an der Source moduliert die Gate-Source-Spannung (V_GS). Der JFET-Drainstrom I_D folgt der Gleichung I_D = I_DS (1 – V_GS/V_P)². Da der Drain auf einem höheren Potential als die Source liegt, ist die Ausgangsspannung am Drain das Produkt aus I_D und dem Drainwiderstand (R_D), was eine negative Spannungsverstärkung von ungefähr –R_D/(R_S + r_o) ergibt.

Typisches Biasing-Schema

Das Gate wird oft über einen hochohmigen Widerstand oder ein Bias-Netzwerk auf Masse gelegt, um V_GS ≈ 0 V zu halten. Ein Sourcewiderstand (R_S) etabliert den Arbeitspunkt und liefert negative Rückkopplung, was die Linearität verbessert. Eine kleine DC-Vorspannung (z. B. 0,2 V) kann über einen Spannungsteiler an das Gate angelegt werden, wenn eine leicht negative V_GS für höhere Verstärkung gewünscht ist.

Vorteile und Einsatzfälle

• Niedriger Eingangs-widerstand (<1 kΩ), ideal für das Ansteuern hochohmiger RF-Frontends.
• Hoher Ausgangs-widerstand, nützlich für Spannung-zu-Strom-Wandlung.
• Exzellentes Frequenzverhalten – Common-Gate-Stufen können 100 MHz mit geeignetem Layout übertreffen.
• Exzellentes Rauschverhalten, wenn der Sourcewiderstand an die Eingangsquellenimpedanz angepasst wird.

Beispiel-Design

Bauteile: 2N5457 JFET, V_D = 12 V, R_D = 10 kΩ, R_S = 1 kΩ.

Arbeitspunkt: V_GS ≈ –0,2 V, I_D ≈ 2 mA. Spannungsverstärkung ≈ –10. Bandbreite > 10 MHz mit 10 pF Last.

Design-Tipps

1. Wählen Sie einen JFET mit geeignetem Pinch-Off-Spannung (V_P) und Transkonduktanz (g_m) für die Zielfrequenz.
2. Minimieren Sie parasitäre Kapazitäten durch kurzes Leiter-Layout und Low-Capacitance-PCB-Material.
3. Verwenden Sie einen geeigneten Kühlkörper oder Thermopad, wenn nahe am maximalen Drainstrom betrieben wird.
4. Prüfen Sie die Linearität durch Überprüfung des Third-Order Intercept Point (IP3) im Zwei-Ton-Test.

Weiterführende Ressourcen

Für eine praktische Design-Übung laden Sie den JFET Amplifiers Worksheet herunter und arbeiten Sie die Bias-Berechnungen, Verstärkungsvorhersage und Simulation durch.