KI-Chip beschleunigt die Bilderkennung

Ein Proof-of-Concept-Chip der französischen Forschungsinstitute CEA-Leti und LIST, der auf dem VLSI Symposium 2020 vorgestellt wurde, enthält einen IoT-Knoten mit geringem Stromverbrauch und einen KI-Beschleuniger und demonstriert eine ultraschnelle Aufwachzeit mit einem 15.000-fachen Peak-to- Reduzierung des Stromverbrauchs im Leerlauf. Der Knoten liefert bis zu 1,3 Tera-Operationen pro Sekunde pro Watt (TOPS/W) oder 36 GOPS für maschinelle Lernaufgaben.

Der Chip mit dem Namen SamurAI wurde in einem Belegungserkennungssystem mit handelsüblichen Komponenten getestet, darunter ein PIR-Sensor, eine 224×224-Pixel-Schwarzweißkamera, FeRAM und ein Funkgerät mit geringer Leistung. Der tägliche durchschnittliche Stromverbrauch des Systems betrug 105 µW, wobei SamurAI 26 % dieses Budgets verbrauchte. Das System verwendet den PIR-Sensor mit einem 5s-Intervall während der Raumbelegung 8 Stunden pro Tag, die Kamera mit 1 Bild pro Sekunde und das Funkgerät 10x pro Tag.

SamurAI-System

SamurAI verwendet zwei On-Chip-Subsysteme:einen stromsparenden, taktlosen, ereignisgesteuerten Wake-up-Controller, der in 207 ns gestartet werden kann, und ein On-Demand-Subsystem, das eine RISC-V-CPU mit Deep-Sleep-Modus plus PNuro-KI-Beschleuniger umfasst und Kryptographie-Beschleuniger.

Dieses duale Subsystemschema ermöglicht ein 15.000-faches Spitzen-Leerlauf-Leistungsverhältnis. Die folgende Abbildung zeigt den Stromverbrauch in verschiedenen Modi; Idle-Modus verbraucht nur 6,4 µW. Bei laufender CPU und KI-Beschleuniger beträgt die Leistungsaufnahme 96 mW.

Der Chip basiert auf dem 28-nm-Full Depleted Silicon on Insulator (FD-SOI)-Prozess von STMicro, und die Leistungsdaten werden ohne Body-Biasing angegeben. Das Silizium ist 4,5 mm ² und hat 6 umschaltbare Leistungsbereiche.

SamurAI Stromverbrauchsmessungen nach Energiemodi (die Modi sind LR:Leerlauf, nur Wake-Up-Controller (WuC), Wake-Up-Controller und Wake-Up-Radio (WuR), Wake-Up-Controller und Peripheriegeräte, und CPU läuft (Bild:CEA-Leti)

KI-Beschleuniger

Der KI-Beschleuniger des Chips, ein Design, das das Team PNeuro nennt, ist ein programmierbarer Beschleuniger mit Single Instruction, Multiple Data (SIMD). Es besteht aus 2 Clustern von 32x 8-Bit-Verarbeitungselementen mit 264kB Multi-Banked SRAM. Es kann bis zu 64 Multiply-Accumulates (MACs) pro Zyklus durchführen. Der PNeuro-Block kann 1,3 TOPS/W bei 2,8 GOPS/0,48 V erreichen. Es kann bis zu 36 GOPS bei 0,9 V für vollständig verbundene neuronale Netzwerkschichten mit 8 Bit leisten.

Die Verwendung des PNeuro-Beschleunigers reduzierte den Gesamtstromverbrauch des Systems um den Faktor 2,3 im Vergleich zur Verwendung des Controller-RISC-V-Kerns für die ML-Berechnung.

Zwei-Cluster-PNuro-Beschleuniger von SamurAI mit insgesamt 64 Verarbeitungselementen (Bild:CEA-Leti)

Die Energieeffizienz von PNeuro beträgt maximal 1,3 TOPS/W und die Leistung beträgt maximal 36 GOPS (Bild:CEA-Leti)

Das Design ist für IoT-Anwendungen gedacht, die sporadisch Rechenleistung zwischen langen „Schlafperioden“ benötigen. Anstatt sich mit der Cloud zu verbinden, kann dies oft schneller abgeschlossen werden, wenn der Knoten die KI-Arbeitslast selbst verarbeiten kann, und es gibt keine Auswirkungen auf den Datenschutz, da die Daten nicht außerhalb des Systems geteilt werden. Dies kann Anwendungen wie Personenerkennung oder Szenenerkennung mit Kameras oder anderen Sensoren umfassen.

>> Dieser Artikel wurde ursprünglich veröffentlicht am unsere Schwesterseite EE Times Europe.