Synopsys ermöglicht Multi-Die-Designs mit HBM3-IP und Verifizierung

Synopsys hat die branchenweit erste vollständige HBM3-IP-Lösung auf den Markt gebracht, die Controller, PHY und Verifikations-IP für 2.5D-Multi-Die-Package-Systeme umfasst. Die HBM3-Technologie hilft Designern, die wesentlichen Anforderungen an Speicher mit hoher Bandbreite und geringem Stromverbrauch für System-on-Chip (SoC)-Designs zu erfüllen, die auf Hochleistungs-Computing-, KI- und Grafikanwendungen abzielen. Der DesignWare HBM3-Controller von Synopsys und PHY IP, die auf dem silikonerprobten HBM2E-IP basieren, nutzen die Interposer-Expertise von Synopsys, um eine risikoarme Lösung bereitzustellen, die eine hohe Speicherbandbreite von bis zu 921 GB/s ermöglicht.

Die Verifizierungslösung von Synopsys, einschließlich Verifizierungs-IP mit integrierter Abdeckung und Verifizierungsplänen, handelsüblichen HBM3-Speichermodellen für die ZeBu-Emulation und einem HAPS-Prototyping-System, beschleunigt die Verifizierung von HBM3-IP zu SoCs. Um die Entwicklung von HBM3-Systemdesigns zu beschleunigen, bietet die 3DIC Compiler-Multi-Die-Designplattform von Synopsys eine vollständig integrierte Lösung zur Untersuchung der Architektur, Implementierung und Analyse auf Systemebene.

Das DesignWare HBM3-Controller-IP von Synopsys unterstützt eine Vielzahl von HBM3-basierten Systemen mit flexiblen Konfigurationsoptionen. Der Controller minimiert die Latenz und optimiert die Datenintegrität mit erweiterten RAS-Funktionen, einschließlich Fehlerkorrekturcode, Aktualisierungsverwaltung und Parität.

Der DesignWare HBM3 PHY IP im 5-nm-Prozess, erhältlich als vorgehärteter oder vom Kunden konfigurierbarer PHY, arbeitet mit bis zu 7200 Mbit/s pro Pin, verbessert die Energieeffizienz erheblich und unterstützt bis zu vier aktive Betriebszustände, die eine dynamische Frequenzskalierung ermöglichen. Der DesignWare HBM3 PHY verwendet ein optimiertes Mikro-Bump-Array, um die Fläche zu minimieren. Die Unterstützung von Interposer-Trace-Längen gibt Designern mehr Flexibilität bei der PHY-Platzierung, ohne die Leistung zu beeinträchtigen.

Synopsys Verification IP für HBM3 verwendet die native SystemVerilog-Architektur der universellen Verifizierungsmethodik der nächsten Generation, um die Integration vorhandener Verifizierungsumgebungen zu vereinfachen und eine größere Anzahl von Tests durchzuführen, wodurch die Zeit bis zum ersten Test verkürzt wird. Die serienmäßigen HBM3-Speichermodelle für die ZeBu-Emulation und das HAPS-Prototyping-System ermöglichen RTL- und Software-Verifizierung für ein höheres Leistungsniveau.

John Koeter, Senior Vice President of Marketing and Strategy for IP von Synopsys, sagte:„Synopsys adressiert weiterhin die Design- und Verifikationsanforderungen datenintensiver SoCs mit hochwertigen Speicherschnittstellen-IP- und Verifikationslösungen für die fortschrittlichsten Protokolle wie HBM3, DDR5 und LPDDR5. Die vollständigen HBM3-IP- und Verifizierungslösungen ermöglichen es Entwicklern, steigende Bandbreiten-, Latenz- und Leistungsanforderungen zu erfüllen und gleichzeitig den Verifizierungsabschluss zu beschleunigen, und das alles von einem einzigen, vertrauenswürdigen Anbieter.“

Laut Synopsys sind der DesignWare HBM3-Controller, PHY und Verifikations-IP sowie das ZeBu-Emulationsspeichermodell, das HAPS-Prototyping-System und der 3DIC-Compiler jetzt verfügbar. Das Unternehmen hat mehrere Kundenempfehlungen abgegeben.

Einer von ihnen war Micron Vice President und General Manager für Hochleistungsspeicher und Netzwerke, Mark Montierth. Er sagte:„HBM3 wird die Speicherbandbreite liefern, die entscheidend ist, um die nächste Generation von Hochleistungs-Computing- und künstlichen Intelligenzsystemen zu ermöglichen. Unsere Zusammenarbeit mit Synopsys wird die Entwicklung von Ökosystemen für energieeffiziente HBM3-Produkte mit ultrahoher Bandbreite und beispielloser Leistung beschleunigen.“

In der Zwischenzeit sprach Kwangil Park, Senior Vice President of Memory Product Planning bei Samsung Electronics, darüber, wie die datengesteuerte Ära des Computings und die Entwicklung von KI, HPC, Grafik und anderen Anwendungen die Anforderungen an die Speicherbandbreite exponentiell erhöht haben. Er sagte:„Als weltweit führender Hersteller von Speicherchips konzentriert sich Samsung kontinuierlich darauf, die Bereitschaft des Ökosystems zu unterstützen und HBM zu entwickeln, um die wachsenden Bandbreitenanforderungen für alle Anwendungen zu erfüllen. Synopsys ist ein Ökosystem-Pionier in der HBM-Branche und ein geschätzter Partner.“

Bei SK Hynix investiert das Unternehmen weiterhin in die Entwicklung von Speichertechnologien der nächsten Generation, einschließlich HBM3-DRAMs, um dem exponentiellen Wachstum der Arbeitslasten für KI- und Grafikanwendungen gerecht zu werden. Das Unternehmen sagte, es werde mit Synopsys zusammenarbeiten, um seinen gemeinsamen Kunden vollständig getestete und interoperable HBM3-Lösungen anzubieten, die die Speicherleistung, Kapazität und den Durchsatz maximieren können.

Auf der Socionext sagte Yutaka Hayashi, Vice President der Business Unit Data Center &Networking:„Unsere jüngste Zusammenarbeit mit Synopsys, die die HBM2E-IP von Synopsys für 5-nm-Prozesse und eine integrierte Multi-Die-Designplattform für das gesamte System nutzt, wird sich auf umfassen die neuen DesignWare HBM3 IP- und Verifikationslösungen. Dadurch können unsere Kunden in SoCs, die die kommende HBM3-Spezifikation erfordern, eine höhere Speicherleistung und -kapazität erreichen.“