Synopsys präsentiert vollständiges HBM3 IP-Paket für Multi-Die-Systeme mit 921 GB/s Bandbreite

Synopsys hat den ersten vollständig integrierten HBM3 IP-Stack der Branche vorgestellt, der Controller, PHY und Verifikations-IP für 2.5D Multi-Die-Paketsysteme umfasst. Auf einer siliziumbewährten HBM2E-Basis aufbauend, nutzen DesignWares HBM3-Controller und PHY Synopsys’ Interposer-Expertise, um hohe Speicherbandbreite – bis zu 921 GB/s – bei geringem Stromverbrauch und minimalem Design-Risiko zu liefern.

Umfassendes Verifikations-Ökosystem

Das begleitende Verifikations-Ökosystem umfasst coverage-getriebene Verifikations-IP, vorgefertigte HBM3-Speichermodelle für ZeBu-Emulation und das HAPS-Prototyping-System, was den Pfad von IP zur SoC-Validierung strafft. Synopsys’ 3DIC Compiler beschleunigt die Entwicklung weiter mit einem vollständig integrierten Workflow für architektonische Exploration, Implementierung und System-Level-Analyse.

DesignWare HBM3 Controller IP

DesignWare HBM3 Controller IP bietet vielseitige Konfigurationsoptionen, erweiterte RAS-Features wie ECC, Refresh-Management und Parität und ist darauf ausgelegt, Latenz zu minimieren und Datenintegrität über eine breite Palette von HBM3-Anwendungen zu gewährleisten.

DesignWare HBM3 PHY IP im 5-nm-Prozess

Im 5-nm-Prozess verfügbar, unterstützt DesignWare HBM3 PHY IP bis zu 7200 Mbps pro Pin, verbessert die Energieeffizienz und bietet vier dynamische Frequenzskalierungszustände. Sein optimiertes Micro-Bump-Array und flexible Interposer-Trace-Length-Unterstützung ermöglichen Designern, das PHY ohne Leistungseinbußen zu positionieren.

Verifikations-IP mit nativer SystemVerilog-Methodik

Synopsys Verifikations-IP setzt auf eine nächste Generation nativer SystemVerilog Universal Verification Methodology, die nahtlose Integration in bestehende Testbenches, schnelle Testabdeckungserweiterung und beschleunigte Time-to-First-Test ermöglicht. Vorgefertigte HBM3-Speichermodelle für ZeBu-Emulation und die HAPS-Prototyping-Plattform befähigen RTL- und Software-Validierung auf höheren Leistungsniveaus.

Branchenunterstützung

„Synopsys erfüllt weiterhin die sich entwickelnden Design- und Verifikationsanforderungen datenintensiver SoCs mit hochwertigen Speicherinterface-IPs für HBM3, DDR5 und LPDDR5“, sagt John Koeter, Senior Vice President of Marketing and Strategy for IP bei Synopsys. „Unser vollständiges HBM3 IP- und Verifikationspaket lässt Designer wachsende Bandbreiten-, Latenz- und Stromanforderungen bewältigen, während die Verifikationsschließung beschleunigt wird – alles von einem einzigen, vertrauenswürdigen Partner.“

Der DesignWare HBM3 Controller, PHY und Verifikations-IP, zusammen mit ZeBu-Emulationsmodellen, HAPS-Prototyping und dem 3DIC Compiler, sind ab sofort verfügbar. Das Unternehmen hat starke Empfehlungen von Branchenführern erhalten.

Mark Montierth, VP und GM für High-Performance Memory & Networking bei Micron, merkt an: „HBM3 wird die für die nächste Generation von High-Performance-Computing und KI-Systemen essentielle Speicherbandbreite liefern. Unsere Partnerschaft mit Synopsys beschleunigt die Ökosystementwicklung für ultra-hochbandbreiten-, energieeffiziente HBM3-Produkte mit beispielloser Leistung.“

Samsung Electronics’ Kwangil Park, SVP of Memory Product Planning, betont die wachsenden Bandbreitenanforderungen in KI, HPC und Grafik. „Als weltweit führender Speicherchip-Hersteller ist Samsung bestrebt, die Ökosystembereitschaft zu unterstützen und HBM voranzutreiben, um diesen Bedürfnissen gerecht zu werden. Synopsys ist ein Pionier im HBM-Ökosystem und ein geschätzter Partner.“

SK Hynix hebt seine fortgesetzte Investition in nächste-Generation-Speichertechnologien hervor, einschließlich HBM3 DRAMs, um KI- und Grafik-Workloads zu unterstützen. Das Unternehmen wird mit Synopsys zusammenarbeiten, um vollständig getestete, interoperable HBM3-Lösungen anzubieten, die Leistung, Kapazität und Durchsatz für gemeinsame Kunden maximieren.

Yutaka Hayashi, VP der Data Center & Networking Business Unit bei Socionext, erklärt: „Unsere Zusammenarbeit mit Synopsys, die HBM2E IP im 5-nm-Prozess und eine integrierte Full-System-Multi-Die-Design-Plattform nutzt, wird nun auf das neue DesignWare HBM3 IP und Verifikationslösungen ausgeweitet. Dies wird es unseren Kunden ermöglichen, höhere Speicherleistung und Kapazität in SoCs zu erreichen, die die kommende HBM3-Spezifikation übernehmen.“