Microchip stellt 20-Ausgangs-Taktpuffer vor, die PCIe Gen 5 Jitter-Anforderungen für DB2000Q/QL übertreffen

Mit dem Skalieren von Rechenzentren auf höhere Bandbreiten und schnellere Infrastrukturen steigt die Nachfrage nach Präzisions-Timing-Bausteinen stark an. Microchip Technology bietet nun vier 20-Ausgangs-Differential-Taktpuffer an, die die PCIe Gen 5 Jitter-Anforderungen übertreffen und die Leistung für nächste Generationen von Rechenzentrums-Workloads liefern.

Vier Varianten für zwei Standards

Die ZL40292 (85 Ω Terminierung) und ZL40293 (100 Ω Terminierung) erfüllen die neue DB2000Q-Spezifikation, während die ZL40294 (85 Ω) und ZL40295 (100 Ω) den DB2000QL-Industriestandard满足. Alle vier Geräte entsprechen auch den PCIe Gen 1–4 Spezifikationen und eignen sich ideal für Server, Speichersysteme und eine breite Palette von PCIe-Anwendungen.

Außergewöhnliche Jitter-Performance

Entwickelt für Chipsätze, die Takte über mehrere Peripheriegeräte verteilen – wie CPUs, FPGAs und PHY-Layer –, liefern diese Puffer ein additives Jitter von nur ~20 Femtosekunden. Dieser Wert liegt weit unter dem DB2000Q/QL-Limit von 80 Femtosekunden und gibt Entwicklern großzügige Timing-Margen bei gleichzeitig höheren Datenraten. Durch Erhaltung der Signalintegrität über bis zu 20 Ausgänge bewahren die Puffer die Takqualität im gesamten System.

Energieeffizienz als Schlüsselvorteil

Durch Low-Power High-Speed Current Steering Logic (LP-HCSL) verbraucht jeder Puffer nur etwa ein Drittel der Leistung herkömmlicher HCSL-Bausteine. Dies spart nicht nur Energiebudgets, sondern ermöglicht auch längere Leiterbahnlängen, vereinfacht das Board-Layout und reduziert die Bauteilanzahl. Beispielsweise kann der ZL40292 bis zu 80 Terminierungswiderstände – vier pro Ausgang – im Vergleich zu Standard-HCSL-Puffern einsparen.