Massive 3D-Integration von 2D-Halbleitertransistoren beschleunigt Mooresches Gesetz

Penn State-Forscher demonstrierten 3D-Integration von Halbleitern in massivem Maßstab: Charakterisierung von Zehntausenden Bauelementen mit 2D-Transistoren aus 2D-Halbleitern – ermöglicht elektronischen Geräten, intelligenter und vielseitiger zu werden.

Mooresches Gesetz an Grenzen

Mooresches Gesetz: Transistorenanzahl auf Chip verdoppelt sich alle zwei Jahre → mehr Rechenleistung. Doch Grenze existiert. Heutige fortschrittlichsten Chips beherbergen ~50 Milliarden Transistoren auf daumennagelgroßer Fläche. Weiteres „Hineinpressen“ wird immer schwieriger.

Lösung: 3D-Integration mit 2D-Materialien

Studie (Nature, 10. Jan. 2024): Saptarshi Das (Associate Professor, Co-Corresponding Author) und Team schlagen nahtlose 3D-Integration mit 2D-Materialien vor.

In Halbleiterwelt: 3D-Integration = vertikales Stapeln mehrerer Halbleiterbauelementeschichten. Ermöglicht nicht nur mehr Siliziumtransistoren auf Chip („More Moore“), sondern auch Transistoren aus 2D-Materialien für diverse Funktionalitäten in verschiedenen Stapelschichten („More than Moore“).

Monolithische 3D-Integration

Arbeit demonstriert machbare Pfade über Skalierung aktueller Tech hinaus für Both More Moore und More than Moore durch monolithische 3D-Integration. Monolithisch = jeder Baustein direkt auf dem darunter gefertigt (vs. traditionelles Stapeln unabhängig gefertigter Schichten).

„Monolithische 3D-Integration bietet höchste Dichte vertikaler Verbindungen, da nicht auf Bonding zweier vorstrukturierter Chips angewiesen – was Microbumps erfordert, wo zwei Chips gebondet werden –, somit mehr Platz für Verbindungen“, so Najam Sakib (Graduate Research Assistant, Co-Autor).

Herausforderung: Prozesstemperatur

Monolithische 3D-Integration steht vor signifikanten Herausforderungen: Konventionelle Siliziumkomponenten schmelzen unter Prozesstemperaturen. „Prozesstemperaturdeckel von 450 °C für Backend-Integration bei Siliziumchips. Unser Ansatz senkt diese deutlich auf <200 °C“, erklärt Darsith Jayachandran (Co-Corresponding Author). Prozesstemperaturdeckel = Maximaltemperatur vor Schädigung vorgefertigter Strukturen. Inkompatible Temperaturbudgets machen monolithische 3D-Integration mit Siliziumchips schwierig, aber 2D-Materialien widerstehen nötigen Temperaturen.

Durchbruch im Massenmaßstab

Forscher nutzten bestehende Techniken, sind aber erste, die monolithische 3D-Integration in diesem Maßstab mit 2D-Transistoren aus Übergangsmetall-Dichalkogeniden erfolgreich umsetzten.

Energieeffizienz durch Distanzverringerung

Vertikales Stapeln verringert Distanz zwischen Bauelementen → verringert Latenz und Stromverbrauch. „By stacking devices vertically… decreasing the distance… decreasing the lag and also the power consumption“, so Rahul Pendurthi (Co-Corresponding Author).

More Moore & More than Moore

Distanzverringerung = More Moore. 2D-Material-Transistoren = More than Moore. 2D-Materialien bekannt für einzigartige elektronische/optische Eigenschaften, einschließlich Lichtempfindlichkeit → ideale Sensoren. Nützlich, da vernetzte Geräte und Edge Devices (Smartphones, drahtlose Wetterstationen) zunehmen.

„More Than Moore = nicht nur Chips kleiner/schneller, sondern mehr Funktionalitäten“, so Muhtasim Ul Karim Sadaf (Co-Autor). „Neue nützliche Features: bessere Sensoren, verbessertes Batteriemanagement, andere Spezialfunktionen – Gadgets intelligenter, vielseitiger.“

Weitere Vorteile 2D-Materialien

• Überlegene Trägerbeweglichkeit (Ladungstransport in Halbleitern)
• Ultra-dünn → mehr Transistoren pro Stufe der 3D-Integration → mehr Rechenleistung

Akademie-Industrie-Brücke

Meiste akademische Forschung = kleine Prototypen. Diese Studie demonstrierte 3D-Integration im massiven Maßstab: Zehntausende Bauelemente charakterisiert. Laut Das schließt dies Lücke zwischen Akademie und Industrie → zukünftige Partnerschaften, wo Industrie Penn States 2D-Materialexpertise und -einrichtungen nutzt. Skalierungssprung ermöglicht durch hochwertige, wafer-skalige Übergangsmetall-Dichalkogenide von Penn States Two-Dimensional Crystal Consortium (2DCC-MIP), NSF Materials Innovation Platform.

„Durchbruch zeigt erneut wesentliche Rolle Materialforschung als Fundament Halbleiterindustrie und US-Wettbewerbsfähigkeit“, so Charles Ying (NSF Program Director). „Jahrelange Arbeit von 2DCC zur Qualitäts- und Größenverbesserung 2D-Materialien machte 3D-Integration in transformativer Größe möglich.“

Laut Das erst der erste Schritt: „Fähigkeit, im Wafermaßstab riesige Bauelementzahlen zu demonstrieren, zeigt Übersetzung in industrieappräzierbaren Maßstab. 30.000 Transistoren pro Stufe – möglicherweise Rekord. Puts Penn State in einzigartige Position, Arbeit zu führen und mit US-Halbleiterindustrie Partnerschaften einzugehen.“