Massive 3D-Integration von 2D-Halbleitertransistoren beschleunigt Moores Gesetz

Elektronik &Sensoren INSIDER

Forscher der Penn State demonstrierten die 3D-Integration von Halbleitern in großem Maßstab und charakterisierten Zehntausende Geräte mithilfe von 2D-Transistoren aus 2D-Halbleitern, wodurch elektronische Geräte möglicherweise intelligenter und vielseitiger werden. (Bild:Elizabeth Flores-Gomez Murray/Materials Research Institute. Alle Rechte vorbehalten)

Moores Gesetz, ein grundlegendes Skalierungsprinzip für elektronische Geräte, prognostiziert, dass sich die Anzahl der Transistoren auf einem Chip alle zwei Jahre verdoppelt, was zu mehr Rechenleistung führt – es gibt jedoch eine Grenze.

Die fortschrittlichsten Chips von heute beherbergen fast 50 Milliarden Transistoren auf einer Fläche, die nicht größer als Ihr Daumennagel ist. Den Forschern der Penn State University zufolge ist es immer schwieriger geworden, noch mehr Transistoren auf engstem Raum unterzubringen.

In einer Studie, die am 10. Januar 2024 in der Zeitschrift Nature veröffentlicht wurde Saptarshi Das, außerordentlicher Professor für Ingenieurwissenschaften und Mechanik und Mitautor der Studie, und sein Team schlagen eine Lösung vor:die nahtlose Implementierung der 3D-Integration mit 2D-Materialien.

In der Halbleiterwelt bedeutet 3D-Integration das vertikale Stapeln mehrerer Schichten von Halbleiterbauelementen. Dieser Ansatz erleichtert nicht nur das Packen von mehr siliziumbasierten Transistoren auf einen Computerchip, was allgemein als „More Moore“ bezeichnet wird, sondern ermöglicht auch die Verwendung von Transistoren aus 2D-Materialien, um verschiedene Funktionalitäten in verschiedene Schichten des Stapels zu integrieren, ein Konzept, das als „More than Moore“ bekannt ist.

Mit der in der Studie dargelegten Arbeit zeigen Saptarshi und das Team praktikable Wege auf, die über die Skalierung aktueller Technologie hinausgehen, um durch monolithische 3D-Integration sowohl „More Moore“ als auch „More than Moore“ zu erreichen. Die monolithische 3D-Integration ist ein Herstellungsprozess, bei dem Forscher jedes Gerät direkt auf dem darunter liegenden herstellen, im Gegensatz zum herkömmlichen Prozess des Stapelns unabhängig voneinander hergestellter Schichten.

„Die monolithische 3D-Integration bietet die höchste Dichte an vertikalen Verbindungen, da sie nicht auf das Bonden zweier vorstrukturierter Chips angewiesen ist – was Mikrobumps erfordern würde, wenn zwei Chips miteinander verbunden werden –, sodass Sie mehr Platz zum Herstellen von Verbindungen haben“, sagte Najam Sakib, wissenschaftlicher Mitarbeiter für Ingenieurwissenschaften und Mechanik und Mitautor der Studie.

Allerdings steht die monolithische 3D-Integration laut Darsith Jayachandran, wissenschaftliche Mitarbeiterin für Ingenieurwissenschaften und Mechanik und Mitautorin der Studie, vor erheblichen Herausforderungen, da herkömmliche Siliziumkomponenten unter den Verarbeitungstemperaturen schmelzen würden.

„Eine Herausforderung ist die Prozesstemperaturobergrenze von 450 °C für die Back-End-Integration von Chips auf Siliziumbasis. Unser monolithischer 3D-Integrationsansatz senkt diese Temperatur deutlich auf weniger als 200 °C“, sagte Jayachandran und erklärte, dass die Prozesstemperaturobergrenze die maximal zulässige Temperatur ist, bevor die vorgefertigten Strukturen beschädigt werden. „Inkompatible Prozesstemperaturbudgets machen die monolithische 3D-Integration mit Siliziumchips zu einer Herausforderung, aber 2D-Materialien können den für den Prozess erforderlichen Temperaturen standhalten.“

Die Forscher nutzten für ihren Ansatz bestehende Techniken, waren aber die ersten, denen es gelang, eine monolithische 3D-Integration in dieser Größenordnung mithilfe von 2D-Transistoren zu erreichen, die aus 2D-Halbleitern, sogenannten Übergangsmetalldichalkogeniden, hergestellt wurden.

Die Möglichkeit, die Geräte in der 3D-Integration vertikal zu stapeln, ermöglichte auch eine energieeffizientere Datenverarbeitung, da sie ein überraschendes Problem für so kleine Dinge wie Transistoren auf einem Computerchip löste:die Entfernung.

„Indem Sie Geräte vertikal übereinander stapeln, verringern Sie den Abstand zwischen den Geräten und verringern somit die Verzögerung und auch den Stromverbrauch“, sagte Rahul Pendurthi, wissenschaftlicher Mitarbeiter in Ingenieurwissenschaften und Mechanik und Mitautor der Studie.

Durch die Verringerung des Abstands zwischen den Geräten erreichten die Forscher „Mehr Moore“. Durch den Einbau von Transistoren aus 2D-Materialien erfüllten die Forscher auch das „Mehr als Moore“-Kriterium. Die 2D-Materialien sind für ihre einzigartigen elektronischen und optischen Eigenschaften bekannt, einschließlich ihrer Lichtempfindlichkeit, was diese Materialien ideal als Sensoren macht. Dies sei nützlich, sagten die Forscher, da die Anzahl der verbundenen Geräte und Edge-Geräte – Dinge wie Smartphones oder drahtlose Heimwetterstationen, die Daten am „Rand“ eines Netzwerks sammeln – weiter zunehme.

„‚More Than Moore‘ bezieht sich auf ein Konzept in der Technologiewelt, bei dem wir Computerchips nicht nur kleiner und schneller machen, sondern auch mit mehr Funktionalitäten“, sagte Muhtasim Ul Karim Sadaf, wissenschaftlicher Mitarbeiter in Ingenieurwissenschaften und Mechanik und Mitautor der Studie. „Es geht darum, unseren elektronischen Geräten neue und nützliche Funktionen hinzuzufügen, wie bessere Sensoren, verbessertes Batteriemanagement oder andere Sonderfunktionen, um unsere Gadgets intelligenter und vielseitiger zu machen.“

Die Verwendung von 2D-Geräten für die 3D-Integration habe mehrere weitere Vorteile, sagten die Forscher. Eine davon ist die überlegene Ladungsträgermobilität, die sich darauf bezieht, wie eine elektrische Ladung in Halbleitermaterialien transportiert wird. Ein weiterer Vorteil besteht darin, ultradünn zu sein, sodass die Forscher mehr Transistoren auf jeder Ebene der 3D-Integration unterbringen und mehr Rechenleistung ermöglichen können.

Während sich die meisten akademischen Forschungen mit kleinen Prototypen befassen, demonstrierte diese Studie die 3D-Integration in großem Maßstab und charakterisierte Zehntausende von Geräten. Laut Das überbrückt dieser Erfolg die Lücke zwischen Wissenschaft und Industrie und könnte zu zukünftigen Partnerschaften führen, bei denen die Industrie das Fachwissen und die Einrichtungen von Penn State im Bereich 2D-Materialien nutzt. Der Fortschritt bei der Skalierung wurde durch die Verfügbarkeit hochwertiger Übergangsmetalldichalkogenide im Wafer-Maßstab ermöglicht, die von Forschern des Two-Dimensional Crystal Consortium (2DCC-MIP) der US-amerikanischen National Science Foundation (NSF), einer Materialinnovationsplattform und nationalen Benutzereinrichtung der US-amerikanischen National Science Foundation (NSF), entwickelt wurden.

„Dieser Durchbruch zeigt einmal mehr die wesentliche Rolle der Materialforschung als Grundlage der Halbleiterindustrie und der US-amerikanischen Wettbewerbsfähigkeit“, sagte Charles Ying, Programmdirektor für die Materials Innovation Platforms der NSF. „Die jahrelangen Bemühungen des Two-Dimensional Crystal Consortium der Penn State, die Qualität und Größe von 2D-Materialien zu verbessern, haben es möglich gemacht, eine 3D-Integration von Halbleitern in einer Größe zu erreichen, die für die Elektronik transformativ sein kann.“

Laut Das ist dieser technologische Fortschritt nur der erste Schritt.

„Unsere Fähigkeit, eine große Anzahl von Geräten im Wafer-Maßstab zu demonstrieren, zeigt, dass wir diese Forschung in einen Maßstab übertragen konnten, der von der Halbleiterindustrie geschätzt werden kann“, sagte Das. „Wir haben 30.000 Transistoren in jede Schicht eingebaut, was möglicherweise eine Rekordzahl ist. Dies versetzt Penn State in eine einzigartige Position, einen Teil der Arbeit zu leiten und mit der US-Halbleiterindustrie bei der Weiterentwicklung dieser Forschung zusammenzuarbeiten.“

Quelle