Silizium-Leiterplatten: Vorteile und Design-Tipps für zuverlässige Elektronik

Silizium-Chip und Leiterplatte

Quelle: Wikimedia Commons

Warum Silizium-Leiterplatten (SiCBs) verwenden? Ganz einfach: Silizium (Si) ist ein Element mit einzigartigen Eigenschaften – es wirkt als Isolator und leitet unter bestimmten Bedingungen Strom. Damit lässt sich alles betreiben: vom Smartphone über Mikrowellen bis zum Supercomputer.

Durch Dotierung – gezielte Modifikation der elektrischen Eigenschaften – entstehen Transistoren zur Signalverstärkung.

Dieser Artikel erklärt Aufbau, Vorteile und Design-Aspekte von SiCBs.

Was ist eine Silizium-Leiterplatte?

SiCBs sehen aus wie herkömmliche PCBs, unterscheiden sich aber im Substrat: SiCBs nutzen Silizium, Standard-PCBs FR4.

SiCBs lassen sich in jedem Silizium-Wafer-Foundry fertigen – mittels Front-End-of-Line (FEOL) oder Back-End-of-Line (BEOL) Processing, je nach Foundry.

Größenordnung: PCB ca. 10×10 Zoll, Standard-SiCB ca. 2×3 Zoll, ICs ca. 0,5 Zoll Kantenlänge. Ein Standard-FR4-Design lässt sich auf <¼ der Größe schrumpfen, indem Gehäuse entfernt und Leiterbahnbreiten reduziert werden.

Kann High-Performance-Computing (HPC) auf SiCB integriert werden? Ja, mit folgenden Komponenten:

• Taktgeber / Chip-Scale-Package-Oszillator

Chip-Scale-Oszillator

Quelle: Researchgate

• I/O-Connectoren

I/O-Connectoren

Quelle: Wikiwand

• Memory Dies (8×)

Memory Die

Quelle: Wikipedia Commons

• CPU Die

CPU Die

Quelle: Wikipedia

• Large FPGA Dies (4×)

FPGA

Quelle: Wikipedia Commons

• Bypass-Kondensatoren

Bypass-Kondensator

Quelle: Wikimedia Commons

Zielabmessung: 60×70 mm, Dicke <3 mm (plus Wärmeableiter).

Merkmale und Vorteile der Silizium-Leiterplatte

Signaling (Signalübertragung)

Kürzere Wege auf SiCBs ermöglichen höhere Signalgeschwindigkeiten. Wegfall der Gehäuse reduziert kapazitive und induktive Parasitics. Leiterbahnbreiten ~2×8 µm ermöglichen resistives Signaling – Transmission-Line-Terminierung entfällt, was Strahlungsenergie und EMI verringert.

High-Speed-Signaling via TSV (Through-Silicon-Via) möglich, sofern <100 µm (sonst Signalintegritätsverlust).

Niedriger Stromverbrauch

SiCBs benötigen weniger Kühlung als Standard-PCBs, da I/O-Leistungsbedarf drastisch sinkt. I/O-Power kann <10 % der packaged-part I/O-Power betragen. Custom I/O-Designs senken den Wert weiter.

Zuverlässigkeit

Temperaturkoeffizienten von SiCB und bare Silicon Dice matchen – ideal für HPC ohne Systemausfall-Risiko. Weniger Bauteile als FR4-Systeme erleichtern Reparatur und Rework.

Supply-Chain-Verknüpfung

Design, Rework, Test, Teile und Fertigung von SiCBs haben bestehende Supply-Chain-Links – diese sind jedoch noch nicht durchgängig vernetzt. Mit fortschreitender Technologie werden sie zusammenwachsen.

Design und Bau einer SiCB

Schritt 1 – Designstart

Wahl zwischen IC-Layout-Tool oder PCB-Layout-Tool. Keines ist perfekt, aber beide funktionieren:

• PCB-Tools: Gut für Routing, nicht für Sub-Mikron-Dimensionen; keine GDSII-Ausgabe.
• IC-Design-Tools: Fokus auf Fläche, aber schwächer in Usability und Routing-Performance.

Schritt 2 – Getestete Bauelemente beschaffen

Bare-Die-Datenblätter von Foundries oder online beziehen. Kritisch: Vollständige Testung in Die-Form sicherstellen.

Schritt 3 – SiCB fertigen

Halbleiter-IC-Fertigungstechnologie. Problem: Foundry-Reticle-Limits begrenzen Größe auf kleine SiCBs/Interposer. Für große SiCBs: Reticle-Stitching oder ältere Fabs (vollständiges Wafer-Masking).

Bei Interposern: Cu-Metallisierung ~2 µm. Für SiCBs mind. ~5 µm nötig. Zusätzliche Substratmaterialien (Glas, Organisch, Keramik) möglich.

Schritt 4 – Bestückung

High-End-PCB-Bestückungshäuser. Automatisierte Pick-and-Place mit exzellenter ESD-Kontrolle. Surface-Mount-Design-Regeln, Pad-Pitch 30–40 µm. Kein Bare-Die-Underfill nötig (gleicher CTE von SiCB und Die → reduzierte thermo-mechanische Spannung).

Schritt 5 – Test & Rework

Test durch Kombination: Wafer-Probing, Self-Test, modifizierte Package-Testfixtures, Flying-Probe. Rework via PCB-Methoden.

Fazit

Silizium-Leiterplatten ähneln Standard-PCBs, nutzen aber Silizium-Substrat. Pad-Pitch 30–40 µm. Integrierte Komponenten: 3D-gestackte Dies, Bare Dies. Fertigung prozessabhängig (Foundry). Einzigartige Eigenschaften prädestinieren SiCBs für HPC-Designs.

Planen Sie einen SiCB-Aufbau oder suchen das optimale Board für Ihr Projekt? Kontaktieren Sie uns.