Fed-Finanzierung zielt auf praktische homomorphe Verschlüsselung ab

Die US Defense Advanced Projects Agency (Darpa) hat im Rahmen ihres Data Protection in Virtual Environments (DPRIVE)-Programms vier Teams mit der Entwicklung von ASIC-Beschleunigern für die vollständig homomorphe Verschlüsselung beauftragt. Die vier Aufträge wurden an Teams unter der Leitung von Duality Technologies, Intel, SRI International und Galois vergeben. Drei der vier haben einen Wert zwischen 11,5 und 15 Millionen US-Dollar; Intel hat die Höhe seiner Prämie nicht bekannt gegeben.

Voll homomorphe Verschlüsselung ist der „Heilige Gral“ der Verschlüsselungstechnologien

Das Ziel des 3,5-jährigen DPRIVE-Programms ist es, Berechnungen auf FHE-verschlüsselten Daten innerhalb einer Größenordnung der Rechenzeit aktueller unverschlüsselter Berechnungen zu ermöglichen. Die vollständig homomorphe Verschlüsselung wird oft als der „Heilige Gral“ der Verschlüsselung bezeichnet und ermöglicht die Durchführung von Berechnungen an verschlüsselten Daten – wenn das Ergebnis entschlüsselt wird, entspricht es dem Ergebnis des gleichen Algorithmus, der für unverschlüsselte Daten ausgeführt worden wäre.

Bestehende Verschlüsselungsschemata ermöglichen die gemeinsame Nutzung von verschlüsselten Daten, aber der Schlüssel muss auch geteilt werden, damit die Daten entschlüsselt werden können, um damit Berechnungen durchzuführen. Das macht sie anfällig für Angriffe. Homomorphe Verschlüsselungsschemata erfordern keine gemeinsame Nutzung des Schlüssels – die Daten werden von Ende zu Ende verschlüsselt.

Einfache homomorphe Verschlüsselungstechniken werden bereits kommerziell verwendet, aber diese ermöglichen typischerweise das Zusammenfügen verschlüsselter Zahlen und nichts mehr. Die vollständig homomorphe Verschlüsselung ermöglicht die Ausführung beliebiger mathematischer Operationen an verschlüsselten Daten ohne Entschlüsselung; Schemata gibt es seit 2009, aber bis jetzt war die Technologie in der realen Welt nicht verwendbar, da sie so rechenintensiv ist.

„Eine Berechnung, die auf einem Standard-Laptop eine Millisekunde dauern würde, würde auf einem herkömmlichen Server mit FHE heute Wochen dauern“, sagte Tom Rondeau, Programmmanager von Darpa, in einer Erklärung.

Cornami-CEO Wally Rhines sagte gegenüber EE Times letztes Jahr, dass die vollständig homomorphe Verschlüsselung „Tausende von FFTs sequentiell und 500 Polynome mit Gleitkommakoeffizienten doppelter Genauigkeit“ erfordert und dass dies ein Vielfaches der Leistung moderner CPUs und GPUs von heute erfordern würde.

Wally Rhines (Bild:Cornami)

Cornami, ein kalifornisches Startup, das nicht am DPRIVE-Programm beteiligt ist, wandte zunächst seine rekonfigurierbare Vielkern-Rechenstruktur auf die KI-Beschleunigung an. Seit Rhines das Ruder übernommen hat, konzentriert sich das Unternehmen auf FHE, ein Feld, in dem es „keine Konkurrenten gibt“, sagte Rhines damals. Wie bei den Darpa-Bemühungen ist es das Ziel von Cornami, FHE auf ein brauchbares Niveau zu bringen.

Die Implikationen einer brauchbaren FHE-Technologie wären für Bereiche wie KI enorm. Heutzutage findet die überwiegende Mehrheit der KI-Schulungen in der Cloud statt, aber Datenschutzbedenken erlauben es Unternehmen in einigen wichtigen Anwendungen (z. B. im Finanz- und Gesundheitswesen) nicht, Daten in die Cloud zu senden. Mit zukünftigen ASIC-Beschleunigern für FHE könnten medizinische Forschungsunternehmen oder Fintech-Startups verschlüsselte Daten in die Cloud hochladen, KI-Modelle damit trainieren und die Ergebnisse herunterladen und das Ergebnis erst wieder entschlüsseln, wenn es sicher wieder im Haus ist. Es können auch Daten gepoolt werden – beispielsweise medizinische Daten aus verschiedenen Krankenhäusern – jede Partei behält ihren Datenschutz, aber die KI kann trotzdem daraus lernen.

Große Wörter

Die Herausforderung für jedes der Forschungsteams im DPRIVE-Programm besteht darin, einen Hardware- und Software-Stack zu entwickeln, um die FHE-Berechnung so zu beschleunigen, dass sie mit ähnlichen unverschlüsselten Datenoperationen vergleichbar ist. Darpas Anforderungen an die Hardware umfassen Flexibilität, Skalierbarkeit und Programmierbarkeit.

Einer der wichtigsten Ansätze, den die Teams verfolgen werden, ist die Untersuchung großer arithmetischer Wortgrößen (LAWS). Das aktuelle CPU-Design basiert auf 64-Bit-Wörtern, aber FHE erfordert viel längere Wortlängen. Das Signal-Rausch-Verhältnis für verschlüsselte Daten steht in direktem Zusammenhang mit der Wortgröße; längere Wörter bedeuten, dass jedes Mal, wenn eine FHE-Berechnung verarbeitet wird, weniger Rauschen akkumuliert wird. Dies bedeutet, dass weitere Berechnungen durchgeführt werden können, bevor der Schwellenwert für irreparables Rauschen erreicht wird (über dem keine Daten mehr wiederhergestellt werden können). Von den Teams wird erwartet, dass sie Wortgrößen von bis zu Tausenden von Bits untersuchen.

Die Verifizierung von LAWS-Schaltungen ist besonders schwierig, da der Schaltungszustandsraum unüberschaubar groß wird. In der Ausschreibungsunterlage von Darpa heißt es, dass frühere Verifizierungsversuche bei Multiplikatoren für große Wortgrößen eine Zeitüberschreitung hatten, als die Wortgröße 256 Bit erreichte. Kryptografische Schaltungen haben eine hohe Beweislast für die mathematische Korrektheit, was eine vollständige Überprüfung der Schaltung erfordert.

Die Teams werden auch neue Ansätze für Speicherverwaltung, flexible Datenstrukturen und Programmiermodelle erforschen.

Dualitätstechnologien

Duality Technologies hat von Darpa 14,5 Millionen US-Dollar für DPRIVE erhalten. Das Unternehmen ist ein Start-up, das regulatorisch gebundenen Unternehmen (vor allem im Finanz- und Medizinbereich) hilft, homomorph verschlüsselte Daten auszutauschen. Duity bietet bereits kommerzielle Plattformen auf Basis von FHE an, wie beispielsweise SecurePlus, seine Middleware-Plattform, die es Unternehmen ermöglicht, Daten zu verschlüsseln und dann Analysen der verschlüsselten Daten, auf unternehmenseigenen Servern oder in der Cloud durchzuführen.

Kurt Rohloff (Bild:Duality Technologies)

„[Hardware-FHE-Beschleunigung] ist eine Frage der Dimensionalität und Bitbreite“, sagte Kurt Rohloff, CEO von Duality gegenüber EE Times in einem Vorstellungsgespräch 2019. „Wir haben es mit vektorisierten Operationen zu tun, und die Dimensionen der Vektoren liegen normalerweise in der Größenordnung von Zehntausenden… In diesem Fall ist die Dimensionalität von 16.000 oder 32.000 ziemlich Standard. Wir haben eine Menge Arbeit an 64-Bit-Operationen geleistet, aber ich kann mir leicht vorstellen, dass wir zu Wortgrößen von mehreren Hundert oder sogar mehreren Tausend Bit gehen.“

Für den DPRIVE-Vertrag hat Duality ein Expertenteam des University of Southern California Information Sciences Institute, der New York University, der Carnegie Mellon University, SpiralGen, der Drexel University und TwoSix Labs zusammengestellt. Der von diesem Team entwickelte Hardwarebeschleuniger wird vollständig in die Open-Source-FHE-Bibliothek von Palisade integriert.

Intelligenz

Intel ist auch dem DPRIVE-Programm beigetreten, mit einem Team, das Intel Labs, die Design-Engineering-Gruppe von Intel und die Datenplattformgruppe des Unternehmens umfasst. Intel hat sich mit Microsoft zusammengetan, das die kommerzielle Bereitstellung des resultierenden Intel ASIC durch Testen in seinen Azure- und Jedi-Clouds leiten wird. Die beiden Unternehmen werden auch mit internationalen Normungsgremien an FHE-Standards zusammenarbeiten.

Intel sagt, dass sein zukünftiger ASIC die Zeit für die Verarbeitung von FHE-Kryptogrammen möglicherweise um „fünf Größenordnungen“ verkürzen könnte, obwohl er keine Hinweise darauf gab, wie dies zu erreichen war. Das Unternehmen sagte, es plane, den Fortschritt seines FHE-Beschleuniger-ASICs bei KI-Trainings- und Inferenz-Workloads mithilfe von FHE-verschlüsselten Daten im großen Maßstab während des gesamten Prozesses zu bewerten /P>

SRI International

Ein drittes Team kommt vom gemeinnützigen Forschungsinstitut SRI International, das im Rahmen des Programms 11,5 Millionen US-Dollar erhalten hat. Das Unternehmen sagte, es habe ein Weltklasse-Team von Forschern und Ingenieuren zusammengestellt, um sich der Herausforderung zu stellen.

„Die Entwicklung eines neuen Hardwarebeschleunigers für FHE-verschlüsselte Daten ist eine einzigartige technische Herausforderung, die Fachwissen in den Bereichen Coprozessorarchitekturen, Hardwaredesign, computergestützte Verifizierung von Hardware, Software, Mathematik und FHE-Algorithmen erfordert“, sagte Karim Eldefrawy, leitender Informatiker bei SRI International, in einer Erklärung. „Mit dem Team erstklassiger Forscher, das wir für dieses Projekt zusammengestellt haben, sind wir zuversichtlich, dass wir in wenigen Jahren eine praktikable Hardwarelösung entwickeln können, die die FHE-Datenverarbeitung für eine Vielzahl von Anwendungen praktisch und wirtschaftlich rentabel macht.“

Galois

Das Informatik-Forschungs- und Entwicklungsunternehmen Galois arbeitet bereits mit vielen US-Regierungsbehörden, darunter Darpa und Nasa, zusammen, um schwierige technologische Probleme zu lösen. Das Unternehmen hat von DPRIVE einen Auftrag über 15,3 Mio. USD zur Entwicklung eines FHE-Beschleunigers erhalten.

Galois plant, sich auf das asynchrone Schaltungsdesign zu konzentrieren, das es ermöglicht, dass jede Berechnung so schnell wie möglich ausgeführt wird, anstatt durch den schlimmsten Fall eingeschränkt zu werden, sowie eine neue Datenfluss-Mikroarchitektur zu schaffen, die so konzipiert ist, dass Daten „just in time“ an einen unabhängigen Betrieb weitergeleitet werden Verarbeitungselemente.

Galois ist der Ansicht, dass im Vergleich zu aktuellen softwarebasierten FHE-Systemen eine Gesamtleistungssteigerung von 10.000x möglich ist. Das Unternehmen teilt die erwarteten Leistungssteigerungen wie folgt auf:

• 300X durch ASIC-basierte Hardwarebeschleunigung
• 2x oder mehr durch Verwendung von asynchroner statt getakteter Logik
• 10X gegenüber großen arithmetischen Wortgrößenoperationen in Hardware, ohne dass unhandliche Restzahlsystemdarstellungen erforderlich sind
• 5X von einem optimierten Datenflussansatz, der die Nutzung arithmetischer Funktionseinheiten maximiert
• 2X durch optimierte Speicherzugriffsmuster und Vektorisierung.

Zeitskalen

DPRIVE ist ein dreiphasiges, 42-monatiges Programm, bei dem am Ende jeder Phase Leistungskennzahlen erreicht werden müssen, um den Übergang zur nächsten Phase zu ermöglichen. Es wird nicht erwartet, dass alle Teams über Phase 1 hinausgehen.

Während der 15 Monate der ersten Phase werden die Teams die Kernlogik des FHE-Beschleunigerdesigns entwickeln, die Wortgröße optimieren und Schaltungsbausteine ​​emulieren. In Phase zwei, ebenfalls 15 Monate, werden Teams das Design des FHE-Beschleunigers basierend auf den Bausteinen aus Phase 1 zusammen mit der Speicherarchitektur fertigstellen. Während einer einjährigen Phase drei bauen die Teams einen funktionierenden und nutzbaren FHE-Beschleuniger mit vollständiger Softwareprogrammierbarkeit auf.

Das DPRIVE-Programm sollte im September 2024 abgeschlossen sein.

>> Dieser Artikel wurde ursprünglich veröffentlicht am unsere Schwesterseite EE Times.

---

Verwandte Inhalte:

• IoT-Sicherheit – Physische und Hardware-Sicherheit
• Speicher spielt eine wichtige Rolle für die Sicherheit
• MPU-Sicherheit erreichen
• IoT-Sicherheit – Kritische kryptografische Funktionen
• MCUs verwenden PUF-Technologie, um Sicherheitslücken bei privaten Schlüsseln zu schließen
• Wie sich Quantencomputing auf die IoT-Sicherheit auswirkt
• Eine Einführung in vertrauliches Edge-Computing für die IoT-Sicherheit
• Sicherheitskonformität, Vertrauensbasis, Software auf der Embedded World 2021

Für mehr Embedded, abonnieren Sie den wöchentlichen E-Mail-Newsletter von Embedded.