Arm führt Custom Instruction Support für Cortex-M Kerne ein – Mehr Flexibilität

SAN JOSE, Kalifornien – In einer wegweisenden Ankündigung auf der Arm TechCon enthüllte Arm CEO Simon Segars, dass das Unternehmen Lizenznehmern nun erlaubt, benutzerdefinierte Anweisungen in seine Cortex-M Kerne einzubetten – ein signifikanter Wandel von seiner historisch rigiden Instruction Set Architecture (ISA).

Nach Jahrzehnten der Aufrechterhaltung einer streng kontrollierten ISA öffnet Arm seine Architektur, um Nutzern die Erstellung spezialisierter Instruktionen zu ermöglichen, die Nischen-Workloads beschleunigen.

Während andere IP-Firmen – wie Tensilica (jetzt Teil von Cadence), ARC (jetzt Teil von Synopsys) und das Legacy MIPS ISA – seit langem benutzerdefinierte Anweisungen anboten, hatte Arm diesem Trend widerstanden, um ein konsistentes Programmiermodell zu bewahren.

Mit dem Aufstieg der Open-Source RISC-V ISA und ihrer Konfigurierbarkeit hat Arm schließlich nachgegeben und adressiert zwei zentrale Bedenken, die Kunden zu RISC-V getrieben haben: Flexibilität und Kosten.

Zuerst für Cortex-M, dann für Cortex-R, wird Arm anpassbaren Instruktionssupport für den Cortex-M33 freigeben, das erste Teil, das diese Fähigkeit erhält. Zukünftige Cortex-M Kerne werden dies ebenfalls unterstützen.

Arm wird diese Funktion ohne zusätzliche Kosten für den Cortex-M33 bereitstellen. Laut Arm Fellow Peter Greenhalgh plant das Unternehmen, den Custom-Instruction-Support auf Cortex-R Echtzeitkerne auszuweiten – und möglicherweise später auch auf Cortex-A Applikationsprozessoren.

Custom Instructions auf Cortex-R können Echtzeitsteuerungsanwendungen dramatisch beschleunigen, indem sie spezialisierte Operationen für rechenintensive oder datenbewegungsintensive Tasks einbetten. Ob und wann Arm diese Fähigkeit auf Cortex-A Kerne bringt, die in Smartphones und Servern verwendet werden, bleibt ungewiss.

Arms Toolchain unterstützt diese Benutzerinstruktionen nun in der Armv8-M ISA, während sie die Zuverlässigkeits- und Verifizierungsstandards bewahrt, die das Ökosystem erwartet. Die neue Fähigkeit ist auch vollständig kompatibel mit Arm TrustZone, sodass das Sicherheitsframework benutzerdefinierte Operationen überwachen kann.

Obwohl Arm die Custom-Instruction-Arena später betreten hat als seine Konkurrenten, reagiert der Schritt auf langjährige Kundennachfrage. Selbst eine einzelne spezialisierte Instruktion kann messbare Performancegewinne liefern, Taktzyklen und Energieverbrauch reduzieren – wenngleich mit moderaten Die-Area- und Design-Time-Trade-offs.

Custom Instructions werden mit Standard-Arm-Opcodes interleaved. Um Software-Fragmentierung zu vermeiden und eine kohärente Entwicklungsumgebung zu erhalten, empfiehlt Arm Kunden, sie primär innerhalb von Bibliotheksfunktionen einzusetzen.

Erste Use Cases, die Arm ins Visier nimmt, umfassen Storage-Controller und Modems. Das Custom-Instruction-Feature wird 2020 als kostenloses Upgrade für den Cortex-M33 verfügbar sein.

Für Cortex-A Kerne ist Arm noch mehrere Jahre von Custom Instructions entfernt, entwickelt aber neue Instruktionen und Sicherheitserweiterungen für den kommenden Matterhorn-Kern, den Nachfolger von Hercules. Matterhorn soll Matrixmultiplikation beschleunigen – kritisch für Neural-Network-Inferenz – mit einer projizierten 10-fachen Verbesserung der General Matrix Multiply (GEMM) Performance.

Zusätzlich zu Performancegewinnen wird Matterhorn Pointer-Authentifizierung, Branch-Target-Identifier und Memory-Tagging-Erweiterungen einführen, was den Weg für Platform Security Architecture (PSA) EL2 Compliance ebnet.

Früher dieses Jahr startete Arm sein Flexible Access Lizenzprogramm, das Vorabkosten drastisch senkt. Unter dem Programm zahlen Kunden nur 75.000 $ pro Jahr für einen einzelnen Chip und 200.000 $ für unbegrenzte Chips, wodurch die Notwendigkeit eines vollständigen Lizenzvertrags bis zum Tape-Out des Designs entfällt.

Diese flexible Preisstrategie senkt die finanzielle Hürde für Entwickler und signalisiert Arms wettbewerbsorientierte Antwort auf RISC-V.

Arm formt auch seine Unternehmenskultur um, um tiefere Kollaboration zu fördern. Beispielsweise hat das Unternehmen die Governance des Open-Source Mbed OS für Siliziumpartner geöffnet – einschließlich Analog Devices, Cypress, Maxim Integrated, Nuvoton, NXP, Renesas, Realtek, Samsung, Silicon Labs und u-blox –, was ihnen erlaubt, zukünftige Roadmap-Entscheidungen zu beeinflussen.

Arms IP wurde bereits auf 150 Milliarden Chips ausgeliefert, und das Unternehmen prognostiziert, dass sich diese Zahl in den nächsten zwei Jahren verdoppeln wird – was seine kritische Rolle im globalen Halbleiter-Ökosystem unterstreicht.