Sechs Schlüsselinnovationen steigern die Leistung kryptografischer Hardware

Um die Kryptographie von morgen zum Leben zu erwecken, muss die Branche erfinderische Hardware-Upgrades mit Software-Optimierungen verbinden, die den Rechenaufwand drastisch senken. Die gute Nachricht? Wir bauen auf einem soliden Fundament bewährter Technologien auf.

In naher Zukunft wird Verschlüsselung allgegenwärtig sein – von Einkaufslisten bis zu Krankenakten. Dieses Versprechen ist spannend, doch die kryptografische Landschaft bleibt volatil. Die heutige Mission ist es, Daten gegen Bedrohungen zu sichern, die im kommenden Jahrzehnt auftauchen werden.

Jedes Byte Daten kann mehrere kryptografische Operationen durchlaufen, während es Software-, Netzwerk- und Speicherschichten durchläuft. Diese Schichten schützen kritische Geschäftsprozesse, stellen aber auch die rechenintensivsten Aufgaben in moderner Hardware dar. Mit steigenden Datenmengen und der Einführung größerer Schlüssellängen und Multi-Algorithmus-Suiten steigt der Bedarf an kryptografischer Berechnung weiterhin stark an.

Um dieses „Rechenkosten“-Problem anzugehen, hat der Hardware-Sektor neue mikroarchitektonische Verbesserungen, festfunktionale Befehlssätze und Software-Optimierungen eingeführt. Ein Meilenstein war der AES-NI-Befehlssatz, der die für den Advanced Encryption Standard und andere FIPS-Algorithmen erforderlichen CPU-Zyklen drastisch reduzierte. Im letzten Jahrzehnt haben diese Fortschritte die breite Einführung robuster Verschlüsselung in Unternehmen vorangetrieben.

Quantencomputer bedrohen sowohl symmetrische als auch asymmetrische Algorithmen. Während die Erweiterung der Schlüssellängen von 128 auf 256 Bit AES gegen Quantenangriffe härtet, erhöht sie auch den Rechenaufwand. Ebenso werden RSA und ECDSA wahrscheinlich obsolet. Statt eines „Tods durch Quanten“ schwenkt die Branche auf Post-Quanten-Kryptographie (PQC) um, mit Standards, die Sicherheit, Schlüssellänge, Speicher und Leistung ausbalancieren. Der NIST PQC-Wettbewerb zeigt bereits mehrere vielversprechende Kandidaten.

Der Übergang zu quantenresistenten Algorithmen wird schrittweise erfolgen; Legacy-Verfahren werden koexistieren, bis die neuen Standards sowohl sicher als auch wirtschaftlich tragfähig bewiesen sind. Bis dahin werden Organisationen stärkere Verschlüsselung nur vorsichtig einführen, wenn Leistungsverluste akzeptabel sind.

Im Folgenden sind sechs transformative Innovationen aufgeführt, die die kryptografischen Fähigkeiten von morgen bereits heute beschleunigen:

TLS arbeitet in zwei Phasen. Während der Sitzungsinitiierung nutzt der Client ein Public-Key-Verfahren (üblicherweise RSA), um einen geheimen Schlüssel auszutauschen. RSAs modulare Exponentiation ist rechenintensiv und verbraucht einen großen Anteil der Prozessorzyklen. Die Kombination von RSA mit Elliptic Curve Cryptography (ECC) und Perfect Forward Secrecy liefert stärkere Sicherheit bei geringerem Aufwand.

In der Datenübertragungsphase verschlüsselt TLS Pakete und authentifiziert sie via MACs. Cipher Suites wie AES-GCM verschmelzen Verschlüsselung und Authentifizierung, reduzieren Round-Trip-Latenz und vereinfachen die Implementierung. Optimierte Bulk-Datenpfade in modernen CPUs steigern den Durchsatz weiter.

Um Großzahl-Arithmetik zu beschleunigen, liefern Anbieter nun spezialisierte Befehlssätze. Intels Ice-Lake-Prozessoren unterstützen beispielsweise AVX512_INTEGER_FMA (AVX512_IFMA), der acht 52-Bit-unsigned-Integers parallel multipliziert und das Ergebnis zu einem 64-Bit-Akkumulator addiert. Gekoppelt mit Multi-Buffer-Verarbeitung liefern diese Befehle signifikante Beschleunigungen für RSA, ECC und andere Public-Key-Operationen.

Zwei vektorbasierte Erweiterungen steigern die AES-Leistung: Vectorized AES (VAES) und vektorisierte carryless Multiplikation. VAES verarbeitet bis zu vier 128-Bit-Blöcke gleichzeitig mithilfe von 512-Bit-ZMM-Registern, was allen AES-Modi zugutekommt. Die carryless-multiply-Erweiterung beschleunigt Galois-Hashing und damit AES-GCM.

Neue SHA-Erweiterungen beschleunigen SHA-256, indem sie mehrere Runden pro Instruktion ausführen. Diese Verbesserungen ermöglichen mehr Hashing-Workloads – kritisch für Integritätsprüfungen, Key Derivation und Blockchain-Operationen – ohne Leistungseinbußen.

2010 eingeführt, vereint Function Stitching zwei traditionell sequenzielle Algorithmen (z. B. AES-CBC und SHA-256) in eine einzige, ineinander verwobene Routine. Durch Überlappung von Datenabhängigkeiten und Instruktionslatenzen bleiben die Ausführungseinheiten der CPU beschäftigt, was höheren Durchsatz als separate Pipelines erzielt.

Multi-Buffering führt mehrere unabhängige Datenströme parallel aus. In Kombination mit SIMD-Befehlen (AVX/AVX2/AVX512) verbessert es den Durchsatz für Hashing und symmetrische Verschlüsselung dramatisch, sogar auf Prozessoren ohne nativen Vektorsupport. Mit wachsenden Datenmengen wird diese Technik essenziell, um Leistung zu erhalten.

Quantencomputer werden früher eintreffen, als wir erwarten. Die Denkweise der Branche verschiebt sich von „Sollen wir verschlüsseln?“ zu „Warum sind diese Daten nicht verschlüsselt?“. Durch Kombination von Hardware-Fortschritten mit algorithmischen und Software-Innovationen können wir den Herausforderungen einer Post-Quanten-Welt begegnen und die Einführung kryptografischer Next-Generation-Verfahren beschleunigen.

Wajdi Feghali ist Intel Fellow.

>> Dieser Artikel wurde ursprünglich auf unserer Schwesterseite EE Times veröffentlicht.

Verwandte Inhalte:

• Bewertung eines IoT-Sicherheitsmodells gegen Branchen-Baselines
• Leitfaden zum sicheren Verbinden von IoT-Geräten mit der Cloud
• Grundlagen von SRAM PUF und dessen Einsatz für IoT-Sicherheit
• Einführung in Confidential Edge Computing für IoT-Sicherheit
• IoT-Sicherheit – Kryptographie
• Verständnis der NIST Framework-Sicherheitskontrollen

Für weitere Embedded-Inhalte abonnieren Sie den wöchentlichen E-Mail-Newsletter von Embedded.