Asynchronen 4-Bit-Up-Counter mit JK-Flip-Flops designen

Zuvor untersuchten wir ein einzelnes JK-Flip-Flop, konfiguriert zum Rückwärtszählen in einer 2-Bit-Binärsequenz (11 → 10 → 01 → 00). Um einen Zähler zu bauen, der vorwärts inkrementiert, müssen wir das Vorwärtszählmuster analysieren und bestimmen, wie mehrere Flip-Flops zu verknüpfen sind.

Binärzähler basieren auf Faktor-zwei-Frequenzteilung. JK-Flip-Flops im Toggle-Modus sind ideal für diese Aufgabe. Durch Kaskadieren mehrerer solcher Flip-Flops können wir einen 4-Bit-Binärausgang erzeugen. Die zentrale Herausforderung ist das Verdrahten der Takteingänge so, dass jedes Flip-Flop genau dann toggelt, wenn das vorherige Bit von 1 auf 0 wechselt.

Unten ist die Binärsequenz für einen 4-Bit-Up-Counter. Beachten Sie, dass ein Bit nur toggelt, wenn das weniger signifikante Bit von high auf low toggelt.

Kleine Pfeile markieren die Momente, in denen ein Bit flippst, was den Übergang des vorherigen Bits von 1 auf 0 anzeigt.

Mit vier JK-Flip-Flops, die immer toggeln, können wir jeden Takteingang mit dem Q-Ausgang des vorherigen Flip-Flops verbinden. Mit negativ-flankigem Triggern (Blasensymbolen) taktet die fallende Flanke des vorherigen Q-Signals das nächste Flip-Flop zum richtigen Zeitpunkt.

4-Bit „Up“ Counter

Die resultierenden Wellenformen, getrieben von einem periodischen Oszillator, zeigen das erwartete Aufwärtszählverhalten. Das erste Flip-Flop (Q₀) toggelt bei jeder steigenden Flanke des Takts, während der Tastverhältnis des Takts nicht exakt 50 % betragen muss – die Schaltung bleibt zuverlässig bei jeder Pulsform.

Beachten Sie, dass die Verwendung eines JK-Flip-Flops pro Ausgabe-Bit die Notwendigkeit eines symmetrischen Taktsignals eliminiert, was erforderlich wäre, wenn der Takt selbst als Ausgang verwendet würde.

Ein zweiter Ansatz, mit positiv-flankig getriggerten Flip-Flops, taktet jedes Flip-Flop mit dem Q'-Ausgang der vorangehenden Stufe. Da Q' immer das Komplement von Q ist, erzeugt ein 1→0-Übergang auf Q einen 0→1-Übergang auf Q', was die benötigte positive Flanke liefert.

Alternativer 4-Bit „Up“ Counter

Indem die Q'-Ausgänge als zweiter Bit-Satz behandelt werden, kann der Zähler gleichzeitig eine Aufwärtszählsequenz auf Q und eine Abwärtszählsequenz auf Q' erzeugen.

Simultane Up- und Down-Counter

Alle diese kaskadierten Flip-Flop-Designs leiden unter dem Ripple-Effekt. Ausbreitungsverzögerungen akkumulieren, während jedes Flip-Flop toggelt, sodass das höchstsignifikante Bit (MSB) hinter dem niedrigstsignifikanten Bit (LSB) nachhinkt. Während eines Übergangs wie 0111 → 1000 ripplen die Ausgänge durch 0110, 0100, 0000, bevor sie sich bei 1000 einpendeln, was transiente Fehlzähler erzeugt.

Nachteil asynchroner Zählerschaltung: Ausbreitungsverzögerung

Der Ripple manifestiert sich als kurze Kaskade von Zustandsänderungen, was in zeitkritischen Anwendungen wie Multiplexern oder Speicheradressdekodierung problematisch sein kann.

Strobe-Signal Zählerschaltung

Um Ripple zu mindern, nutzen viele Schaltungen ein Strobe- oder Enable-Signal. Das Enable wird an den Takt gekoppelt, sodass das nachgeschaltete Bauelement nur reagiert, wenn die Zählerausgänge stabil sind. Für ein aktiv-low Enable wird das Bauelement während des High-Anteils des Taktpulses deaktiviert, was mit der Toggle-Aktivität zusammenfällt.

Dass die High-Periode des Takts die maximale Ripple-Verzögerung übersteigt, garantiert, dass das Enable erst aktiviert, nachdem der Zähler sich vollständig eingependelt hat.

Nachteil asynchroner Zählerschaltung: Begrenzte Geschwindigkeit

Da sich Ausbreitungsverzögerungen addieren, kann ein asynchroner Zähler nicht schneller laufen als die langsamste Stufe plus aller vorherigen Verzögerungen. Dies begrenzt die maximale Betriebsfrequenz und macht synchrone Zähler für High-Speed-Designs vorzuziehen.

Diese Limitierungen motivieren die Entwicklung synchroner (nicht-ripple) Zählerarchitekturen, die als Nächstes untersucht werden.

REVIEW

• Ein Up-Counter kann gebaut werden, indem die Takteingänge positiv-flankig getriggerter JK-Flip-Flops mit den Q'-Ausgängen der vorangehenden Stufe verbunden werden, oder indem negativ-flankig getriggerte Flip-Flops mit Q-Ausgängen verwendet werden. In beiden Fällen werden J- und K-Eingänge high gehalten.
• Alle kaskadierten Flip-Flop-Zähler zeigen einen Ripple-Effekt, der transiente Fehlzähler erzeugt; solche Zähler heißen asynchrone oder Ripple-Counter.
• Strobing aktiviert nachgeschaltete Schaltungen nur, wenn Zählerausgänge stabil sind, und verhindert so durch Ripple verursachte Fehler.

VERWANDTE ARBEITSBLÄTTER

• Ripple Counter Arbeitsblatt