Successive-Approximation ADC: Schnelleres, präzises Digital-Analog-Wandlungsverfahren

Eine effektive Lösung für die Limitationen des Digital-Ramp-ADC ist der Successive-Approximation-ADC. Die Kerninnovation liegt in einem spezialisierten Zähler, dem Successive-Approximation-Register (SAR).

Anstatt durch eine Binärsequenz von null bis Vollskala zu inkrementieren, setzt der SAR jedes Bit beginnend mit dem Most-Significant-Bit (MSB) bis zum Least-Significant-Bit (LSB). Während dieses Prozesses überwacht er kontinuierlich den Komparatorausgang und justiert jedes Bit, um sicherzustellen, dass die DAC-Ausgabe so schnell wie möglich auf den analogen Eingang konvergiert.

Man kann es als Test-und-Pass-Ansatz betrachten, ähnlich der Dezimal-zu-Binär-Umwandlung: man testet jeden Bitwert von MSB bis LSB, bis die resultierende Binärzahl dem Eingang entspricht. Da der SAR größere, wohldefinierte Schritte macht, schließt die Konvertierung in weit weniger Iterationen ab als ein einfaches 0-bis-Vollskala-Zählen, was zu einem deutlich schnelleren und effizienteren ADC führt.

Unten ist ein Schema eines typischen SAR-basierten ADC. Beachten Sie, dass der SAR das Binärergebnis seriell – ein Bit nach dem anderen – ausgeben kann, sodass ein separates Schieberegister überflüssig ist.

Im Zeitverlauf zeigt der Betrieb eines Successive-Approximation-ADC regelmäßige, vorhersagbare Updates, im Gegensatz zu den unregelmäßigen Intervallen eines Digital-Ramp-ADC.

ZUGEHÖRIGES ARBEITSBLATT:

• Successive Approximation ADC Worksheet