Drei Schlüsselstrategien für optimales EMC bei Laptop-PCBs

Bei Laptop-PCBs werden typischerweise 6- oder 8-Lagen-Leiterplatten eingesetzt. Aus Kostengründen ist 6-Lagen oft die optimale Wahl. Doch EMC-Design (Elektromagnetische Verträglichkeit) für 6-Lagen-PCBs bereitet Designern seit langem Kopfzerbrechen.

Laptop-Entwicklung ist ein komplexer Prozess: EMC-Design muss von Anfang bis Ende durchgängig berücksichtigt werden. Tatsächlich hängt optimales EMC von drei Schlüsselbetrachtungen ab, die dieser Artikel detailliert behandelt.

Erste Betrachtung: Systementwurf (Scheme Design)

Erster Schritt im Laptop-PCB-Design: Systementwurf – Gesamtanordnung und Makroverteilung festlegen vor eigentlicher Entwicklung: Chip- und Bohpositionen. Danach EMC-Bewertung durch EMC-Ingenieur: Anpassung Chip-Positionen, Bohranforderungen an EMC-Erfordernisse (Brückenpositionen, Taktchip-Position, Routing). Laptop-PCB-Skizze zur EMC-Bewertung hilfreich.

EMC-Bewertung deckt ab:

• Routing-Position & Leitungsführung: Verbindung LCD–Mainboard oder FFC/FPC-Stecker-Routing prüfen.
• PCB-Höhenbegrenzung: Hochgeschwindigkeitssignale nicht in Nullhöhenbereich (PCB + Umgebungsbauteile: HDD, ODD etc.).
• Gehäuse-Abschirmbereich: Hochgeschwindigkeitssignale nicht in Exponierbereichen oder Bereichen mit Spalten (reduzierte Abschirmwirkung): Tastaturposition, Speicherabdeckung etc.
• Laptop-Deckel-Prüfung: Hardware-Abdeckung & Speicherabdeckung → Erdungspunkt alle 30 mm mit Gehäuseabschirmung verbinden.
• Erdung kleiner PCBs je Einheit: Perfekte Verbindung zwischen kleinen Einheit-PCBs und Ground über Schrauben → Vermeidung großer Ground-Impedanz, Verhinderung Rauschsignal-Strahlung.
• Reservierte Erdungspunkte: Für spezialisierte Schaltungen → niedrige Erdungsimpedanz sicherstellen.
• Störbereich Power-Noise: Instabiler Power-Bereich → Gesamtdesign-Scheitern oder Chips instabil durch gestörte Versorgung.
• Wichtigste Regel: Layout führender Chips auf PCB & deren Routing-Trend bestätigen & prüfen.

Zweite Betrachtung: PCB-Design

PCB-Design ist kritischer Link für EMC – exzellentes PCB-Design ist Voraussetzung für optimales EMC. PCB-Design ohne EMC-Betrachtung verschwendet Geld und Zeit. Erste Fragen: Wie entsteht EMI? Warum wird es übertragen? Optimales Design nur bei präzisen Antworten. Ideale PCB-Design-Regel: EMC vom Designstart an berücksichtigen; Designrationalität wahren; kostengünstige Routing-Technik anwenden. Detaillierte Design-Regeln:

• Hochgeschwindigkeitssignale nicht unter Steckverbindern verlegen; Power-Schaltung fern von Steckverbindern.
• Hochgeschwindigkeitssignale nicht am PCB-Rand auf irgendeiner Lage; Mindestabstand Platinenrand → Signal ≥ 50 mil.
• USB, LAN, PCI-Card-Signale weit von Hochgeschwindigkeitssignalen entfernt oder durch Ground-Leitungen geschützt. Ground-Vias sinnvoll platzieren.
• Hochgeschwindigkeitssignale in inneren Lagen verlegen.
• MIC/Headphone = Analogschaltungen → maximale Separation von anderen Schaltungen.
• Taktsignale: Nach IC-Austritt in inneren Lagen verlegen; Separation von I/O-Interface-Signalen und anderen Traces. Nahe Referenz-Ground-Plane → verbesserter Bildeffekt. RC-Endanpassung bei allen Taktsignalleitungen nahe Taktquelle.
• Power/Ground-Layout so kompakt wie möglich → Schleifenprobleme minimieren. Moat-Breite zwischen Powers 15 mil; Ground-Plane vollständig (kein Routing). Ground-Splits reduzieren → zu viele Splits erhöhen Ground-Impedanz.
• Entkopplungskondensatoren sinnvoll einsetzen: Hochgeschwindigkeitssignale nicht von Top- durch Bottom-Lage führen; Ground-Vias zur Ground-Impedanz-Reduktion. Entkopplungskondensatoren an IC-Pins und jede Power-Lage. Mindestens Positionen vorreservieren.
• Anti-EMI-Bauteile anwendungs- und preisgerecht einsetzen.

Dritte Betrachtung: PCB-Inspektion (Design Review / Verifikation)

Grundkonzept verinnerlichen: Freiraum-Impedanz bei Hochfrequenz = 377 Ω. Bei Raumstrahlung gewöhnlicher EMI: Signalleiterschleife erreicht Stadium der Äquivalenz zur Freiraum-Impedanz → Signal strahlt in Raum. Verständnis erfordert: Signalleiterschleifen-Impedanz senken.

Kontrolle Signalleiterschleifen-Impedanz: Hauptmethode: Signallängenreduktion + Schleifenflächenverkleinerung. Zusätzlich: Geeignete Endanpassung zur Reflexionskontrolle. Effektive Methode: Kritische Signale erden. Da Leiterbahn selbst bei HF Impedanz aufweist, Ground/Erdungsleitungen nutzen, um über Durchkontaktierungen mehrfach an Ground anzubinden. Viele solche Designs verhindern Clock-Signal-Strahlungsüberschreitungen erfolgreich.

Zudem: Signale nicht durch Split-Bereiche führen. Viele Ingenieure trennen Ground nach Signalen, vergessen dies beim Routing → Signalleiterschleife wird groß, Leiterbahnlänge steigt.

EMI-Übertragungspfad: Bypass- und Entkopplungskondensatoren sinnvoll einsetzen. Bypass-Kondensator direkt an Chip-Power-Pins & Ground, kürzeste Leitungen. Entkopplungskondensator dort, wo Strombedarfsänderung maximal → Verhindert Noise-Kopplung von Power/Ground durch Leiterimpedanz. Zusätzlich: Ferrite (Magnetmaterial) zur Rauschabsorption. Drosseln (Induktivitäten) als Filter nutzbar – aber: Frequenzgang beachten; Gehäuseform bestimmt Frequenzgang mit.

Weiterführende Ressourcen

• PCB-Layout-Einfluss auf EMC-Performance elektronischer Produkte
• First-Time-Success bei PCB-EMC-Design sicherstellen
• PCB-Partitioning-Design-Regeln für EMC-Verbesserung
• Umfassendste Einführung in EMI/EMC-Automation-Tools
• Laptop-PCB-Bestückungstechnik
• Full-Feature PCB-Fertigungsservice von PCBCart – Mehrwertoptionen
• Advanced PCB Assembly Service von PCBCart – ab 1 Stück