Erweiterte Verifizierung:Tür zu einer neuen Ära von KI-Chips öffnen

„Hey Siri, wie ist die Wettervorhersage für heute?“

Da unser Alltag weiterhin von Siri und anderen Assistenten der künstlichen Intelligenz (KI) abhängt, um bequeme Dienste wie das Abspielen von Liedern und das Nachverfolgen von Besprechungsplänen zu erhalten, ist es kein Geheimnis, dass der Schutz personenbezogener Daten immer schwieriger wird. Angesichts der wachsenden Dynamik der KI und des drohenden Datenverlusts ist es für Chipdesigner wichtiger denn je, KI- und Sicherheitstechniken voranzutreiben, um mit der dringenden Nachfrage nach mehr Intelligenz Schritt zu halten.

Aber in der heutigen Ära von Smart Everything benötigen rechenintensive Anwendungen, die KI-Techniken wie Deep Learning (DL) und Machine Learning (ML) beinhalten, eigene dedizierte Chips mit abgerundetem Design, um die intelligenten Funktionen zu betreiben. Von autonomen Fahrzeugen bis hin zu High-Performance-Computing (HPC) hängt die zugrunde liegende Technologie, die diese intensiven Workloads antreibt, von fortschrittlichen Architekturen ab, die die empfindliche Balance zwischen einem Schlag in die Energieabteilung und gleichzeitiger Anpassung an die Verbesserung der Entscheidungsfindungsfähigkeiten schaffen.

Da sich immer mehr intelligente Geräte mit der Cloud verbinden, besteht für KI ein größeres Potenzial, sich exponentiell zu entwickeln und eine Vielzahl von Marktchancen zu schaffen. Chiphersteller müssen jedoch bedenken, dass wichtige Teile der KI-Berechnungen innerhalb der Hardware abgeschlossen werden müssen, um reale Bedingungen zu emulieren. Daher werden benutzerdefinierte „KI-Chips“ nicht nur bevorzugt, sondern sind auch unerlässlich, um KI in großem Maßstab auf kostengünstige Weise zu integrieren.

Angesichts der Tatsache, dass die aktuelle Generation von Chips für KI/ML/DL-Anwendungen komplexe Datenpfade enthält, um die erforderliche arithmetische Analyse genau durchzuführen, muss die Industrie bereit und bereit sein, fortschrittliche Verifikationsmethoden zu implementieren, um den nächsten Schritt der KI zu entwickeln und voranzutreiben.

Fast jeder entwirft Chips

Es ist kein Geheimnis in der Welt des Chipdesigns, dass es mit der Sättigung des Mooreschen Gesetzes immer schwieriger wird, die gewünschten Leistungssteigerungen von Allzweckprozessoren zu erzielen. Um diese Verlangsamung abzumildern, stecken Unternehmen jenseits der traditionellen Halbleiterunternehmen ihre Hüte in den Chip-Design-Ring.

Um nur einige dieser Unternehmen zu nennen:Big Player wie Google, Amazon und Facebook investieren jetzt massiv in die Entwicklung ihrer eigenen kundenspezifischen ASIC-Chips (anwendungsspezifische integrierte Schaltkreise) im eigenen Haus, um ihre einzigartige KI-Software zu unterstützen und spezifische Anwendungen zu erfüllen Bedarf. Diese anschließende Marktexpansion bietet eine Fülle von Möglichkeiten für neue Designtools und -lösungen zur Unterstützung der anspruchsvollen Chipdesignumgebung von heute.

KI-Chipdesign:Kontrollpfade sind unterschiedlich

Ein entscheidender Treiber für neue Investitionen in KI-System-on-Chip (SoC) ist die Fähigkeit, Multitasking-Berechnungen auf verteilte Weise gleichzeitig durchzuführen (anstelle der begrenzten Parallelität herkömmlicher CPUs). Das zur Ausführung dieser Aufgaben erforderliche Design umfasst datenintensive Blöcke, die aus einem Steuerpfad bestehen, in dem die Zustandsmaschine Ausgaben basierend auf bestimmten Eingaben verarbeitet, zusammen mit einem Rechenblock, der aus arithmetischer Logik zum Verarbeiten der Daten besteht. Durch den Einsatz dieser Funktionen können Chipdesigner die identischen, vorhersehbaren und unabhängigen Berechnungen, die von KI-Algorithmen erforderlich sind, drastisch beschleunigen.

Auch wenn der arithmetische Rechenblock normalerweise keine Herausforderung darstellt, nimmt die Komplexität mit der gleichzeitigen Anzahl von arithmetischen Blöcken und Bits stark zu, was die Verifizierungsteams zusätzlich belastet.

In den letzten zehn Jahren hat sich das datenzentrierte Computing über die restriktiven Grenzen von PCs und Servern hinaus entwickelt. Selbst im einfachen Fall eines 4-Bit-Multiplikators müssen Testvektoren für alle möglichen Eingabekombinationen geschrieben werden, um seine vollständige Funktionalität zu überprüfen, d. h. 2 ⁴ =16. Hier liegt die Herausforderung:Wenn es darum geht, realistische Szenarien heutiger KI-Chips zu verifizieren, müssen Teams Addierer mit 64-Bit-Eingängen verifizieren. Mit anderen Worten, 2 ⁶⁴ Staaten müssen verifiziert werden – eine Leistung, die mit klassischen Ansätzen Jahre dauern würde. Dies ist nur ein isoliertes Beispiel für viele Möglichkeiten, aber da die Akzeptanz von KI-Chips schnell zunimmt und die Menge der generierten Daten weiter explodiert, machen zeitaufwändige Herausforderungen im Zusammenhang mit der Hardwareverifizierung den Bedarf an modernen, sicheren und flexiblen Verifizierungslösungen entscheidend .

Der ultimative Test:Überprüfungsherausforderungen

Wenn Teams KI-Chips entwerfen, kommt C/C++, ein schneller und weit verbreiteter Designalgorithmus, zum Einsatz. Sobald der Funktionscode geschrieben ist, müssen die Informationen mithilfe von RTL (Register Transfer Language) in eine eher hardwareorientierte Darstellung übersetzt werden. Bei diesem Prozess müssen die Teams entweder Testvektoren für alle möglichen Kombinationen entwickeln oder vergleichen, ob die RTL mit dem ursprünglichen C/C++-Architekturmodell übereinstimmt, was sich oft als ziemlich einschüchternde Aufgabe erweist.

Hier kommt die formale Verifizierung ins Spiel. Bei dieser Technik wird eine mathematische Analyse durchgeführt, um das gesamte Hardwaredesign gleichzeitig zu betrachten. Während Testvektoren in der Regel für jede Eingabekombination geschrieben werden müssen, bietet die formale Verifizierung einen Kanal zum Verifizieren gegen eine Reihe von Zusicherungen, die das beabsichtigte Verhalten spezifizieren, indem Modellprüfer eingesetzt werden.

Noch vor wenigen Jahren wäre es undenkbar gewesen, dass die formale Verifikation eine weit verbreitete Methode sein könnte, allein schon aufgrund der erforderlichen Aussagen auf hoher Ebene. Aber schnell vorwärts zum heutigen Tag, und der durchschnittliche RTL-Designer oder Verifikationsingenieur kann schnell und effektiv die Tricks des Handels lernen.

Aufgrund der wachsenden Größe und Komplexität der heutigen KI-Chips ist es jedoch unmöglich, durch einfaches Modellchecken vollständig nachgewiesen zu werden. Die Überprüfung dieser mathematischen Funktionen mit traditionellen statt mit modernen Methoden ist ineffizient, zeitaufwändig und auf lange Sicht unpraktisch.

KI- und ML-Anwendungen brauchen zusätzliche Hilfe

Die Verwendung anderer Formen der formalen Verifizierung (z. B. Äquivalenzprüfung) bietet Ingenieuren ein robustes System, um selbst die komplexesten KI-Datenpfade zu verifizieren. Während der Äquivalenzprüfung werden zwei Darstellungen des Designs verglichen und die Designs entweder als gleichwertig nachgewiesen oder die spezifischen Unterschiede zwischen ihnen identifiziert. Diese ausreichend leistungsfähigen formalen Engines bieten einen großen Vorsprung während des Verifizierungsprozesses, da die beiden Darstellungen auf völlig unterschiedlichen Abstraktionsebenen sein und sogar in verschiedenen Sprachen geschrieben sein können.

Vergleichen wir die detaillierte RTL-Implementierung eines Chipdesigns mit einem High-Level-C/C++-Architekturmodell. Der Vergleich bestätigt, dass dieselbe Menge von Eingaben die gleichen Ausgaben für beide Darstellungen erzeugt. Diese effiziente Methode ist für viele KI-Projekte geeignet, da die meisten bereits über C/C++-Modelle zur Ergebnisüberprüfung in der Simulation oder als Teil einer virtuellen Plattform zur Unterstützung der frühen Softwareentwicklung und -tests verfügen.

Trotz des schnellen Wachstums von KI-Anwendungen ist die formale Äquivalenzprüfung die einzige Technologie, die eine umfassende Verifizierung von Design-Datenpfaden anhand eines bewährten Referenzmodells ermöglicht. Um die bisher ungehemmte Entwicklung der KI zu unterstützen, benötigen Verifikationstools die folgenden Eigenschaften:Benutzerfreundlichkeit, Skalierbarkeit und erweiterte Debug-Funktionen.

Am Horizont:homomorphe Verschlüsselung

Da die Industrie weiterhin Billionen von Datenbytes produziert, die Hochleistungschips erfordern, um diese Rechenleistung aufrechtzuerhalten, ist die Prognose einer steigenden Anzahl von Bits unvermeidlich. Universitäten und Forschungsorganisationen auf der ganzen Welt suchen nach Möglichkeiten, mit größeren Eingangsdatenmengen zu arbeiten und entwickeln Notfallpläne, um Chips zu entwickeln, die diesen Zustrom unterstützen können.

Aber mit dieser Datenflut kommt der Bedarf an Hardwaresicherheit. Homomorphe Verschlüsselung wird ein integraler Bestandteil des KI/ML-Puzzles sein. Diese Art der Verschlüsselung gibt Chipdesignern die Möglichkeit, Daten zu verschlüsseln und die gleichen arithmetischen Berechnungen durchzuführen, die das KI-System erfordert, ohne sie zu entschlüsseln, und verringert so das Risiko von Datenschutzverletzungen. Um sowohl die Ergebnisqualität als auch die Produktivität beim KI-Chipdesign durch dieses Verschlüsselungssystem zu steigern, werden Tools der nächsten Generation benötigt.

Edge KI wird die Explosion von Echtzeit-Computing mit reichlich vorhandenen Daten vorantreiben

Ein selbstfahrendes Auto, das gegen ein unbemerktes Hindernis prallt, steht nicht auf der Wunschliste. Dies ist nur ein Beispiel für die Katastrophe, die KI-Chips verursachen könnten, wenn Designs nicht vollständig verifiziert werden. Da der Appetit des Marktes nach mehr KI-Fähigkeiten in Computeranwendungen wächst, werden neue Edge-KI-Geräte eine Explosion von Echtzeit-Computing mit reichlich vorhandenen Daten antreiben und die Herangehensweise der Chiphersteller an das Halbleiterdesign verändern, was zu höherer Produktivität, schnelleren Durchlaufzeiten und besserer Verifizierung führt Lösungen.

Der Beginn einer KI-basierten Welt rückt immer näher und ist in Reichweite denn je. Aber können wir lange genug im Innovations-Hamsterrad laufen, um es zu verwirklichen? Nur die Zeit wird es zeigen.