Transformation der Chip- und Systemkommunikation

Smartphones, Wearables, Internet of Things (IoT)-Geräte und andere mobil verbundene Produkte werden immer fortschrittlicher und komplizierter. Designer und Entwickler arbeiten mit immer mehr Peripheriegeräten, die entweder auf einer Leiterplatte (PCB) oder auf anderen Systemen insgesamt verstreut sind. Systeme sind dichter mit Sensoren und anderen Komponenten gepackt, und Anwendungsprozessoren und/oder Sensor-Hubs benötigen mehr von ihren Schnittstellen, um Daten zu/von ihnen zu steuern und zu übertragen.

Die am 15. Januar 2020 angekündigte Schnittstellenspezifikation MIPI I3C v1.1 verbindet all diese Peripheriegeräte mit höheren Geschwindigkeiten als bisher möglich und mit besserer Systemkontrollierbarkeit, Verwaltbarkeit und Integrität mit einem Anwendungsprozessor (Abbildung 1). Die erweiterbare Verwendung zusätzlicher Bus-Lanes (Single, Dual oder Quad) ermöglicht es I3C v1.1, eine effektive Datenrate von nahezu 100 Mbit/s zu erreichen, ohne dass zusätzliche Implementierungskomplexität, Kosten oder Entwicklungszyklen erforderlich sind. Und eine strategisch ausgewählte Reihe neuer Funktionen verbessert die Zuverlässigkeit und Ausfallsicherheit des Gesamtsystems.

Abbildung 1. MIPI I3C-Systemdiagramm (MIPI Alliance)

I3C v1.1 ist ideal für die heutigen Implementierer auf Systemebene, die eine kostengünstige, standardisierte Standard-Utility-Bus-Lösung mit geringem Silizium- und PCB-Footprint und einem klar definierten und leicht verfügbaren Ökosystem von Peripheriegeräten, Sensoren und Anwendungen suchen. Darüber hinaus ist es eine zukunftsweisende Lösung für Designer und Entwickler. MIPI I3C wurde entwickelt, um sich nahtlos an die Herausforderungen der nächsten Generation anzupassen, die die IoT-Geräte, Smartphones, Wearables und andere mobil verbundene Produkte von morgen mit sich bringen.

Entwicklungsbedarf bei der Integration

Um zu verstehen, wie leistungsstark und zeitlich perfekt die neuen Funktionen in I3C v1.1 sind, ist es wichtig, sich den Entwicklungskontext anzusehen, in dem sie definiert wurden.

Vor fast 40 Jahren habe ich ² C hat die Chipkommunikation transformiert. Seit der Erfindung des seriellen Computerbusses „Inter-Integrated Circuit“ im Jahr 1982 haben praktisch alle Chiphersteller der Welt I ² . übernommen C für Kurzstreckenkommunikation. Es hat sich im Laufe der Jahre als De-facto-Schnittstelle zum Anschluss von Low-Speed-Peripheriegeräten an Prozessoren in elektronischen Systemen entwickelt.

In der heutigen, sich entfaltenden Ära immer vielfältigerer Systeme sind jedoch die Grenzen des ehrwürdigen I ² C sind offensichtlich. Es bleibt eine funktionale Ressource – aber bei komplexeren Produktkonfigurationen und dem steigenden Bedarf an Geschwindigkeit nicht unbedingt vertrauenswürdig. Designer und Entwickler sind der tatsächlichen Leistung gegenüber misstrauisch geworden, die über I ² . erreicht werden kann C. Sie könnten auf den Betrieb von I ² . abzielen C bei 1 MHz zum Beispiel, aber bei Implementierung in einem komplexen System kann die tatsächlich erreichbare Geschwindigkeit wieder auf 400 KHz gesenkt werden.

2017 brachte eine weitere Transformation. MIPI I3C wurde eingeführt, um die Funktionen, die Leistung und die Leistungsausnutzung von I²C zu verbessern und gleichzeitig die Abwärtskompatibilität für die meisten Geräte aufrechtzuerhalten. Die Branchen, die IoT-Geräte, Smartphones, Wearables und andere mobil verbundene Produkte herstellen, kamen in der MIPI I3C Working Group zusammen, um eine Spezifikation zu erstellen, die die Integration von immer mehr Sensoren und anderen Peripheriegeräten in kleinen, platzbeschränkten Formfaktoren weiter vereinfachen würde. Ziel war es, die wichtigsten Schwachstellen zu beheben, mit denen viele Entwickler bei der Arbeit mit I ² . zu tun hatten C und andere Legacy-Schnittstellen wie die Serial Peripheral Interface (SPI) (Abbildung 2). 

Abbildung 2. MIPI I3C vs. I2C FM+ Datenblöcke Bitraten in Mbit/s (12,5 MHz Takt) (MIPI Alliance)

Version 1.0 von MIPI I3C bildete eine entscheidende Grundlage für das neue Protokoll, und die Spezifikation wurde erfolgreich in Anwendungen wie Beschleunigungsmessern, Aktuatoren, haptischem Feedback, Infrarot- oder Ultraviolettsensorik, Nahfeldkommunikation, Flugzeitkameras, Touch verwendet Bildschirme, Wandler und Ultraschallsensoren. Die neu eingeführte v1.1 ist das erste Update, das auf der MIPI I3C-Grundlage aufbaut.

Neue Anwendungsbereiche freischalten

Der Datentransport zwischen Hosts und Geräten kann jetzt über mehrere Spuren in allen Modi von I3C v1.1 (Abbildung 3) erfolgen, einschließlich des neuen Massentransportmodus HDR-BT. Die Verlängerung von beispielsweise zwei auf drei Drähte verdoppelt die Transportgeschwindigkeit, wodurch die Zeit verkürzt wird, in der der Host „wach“ ist und darauf wartet, Daten vom Gerät zu verarbeiten, und somit der Stromverbrauch des Systems sinkt. Und nach Belieben des Implementierers können dramatische Ratensteigerungen erreicht werden, ohne dass die Implementierung von universelleren Ein-/Ausgaben (GPIOs), fortschrittlicheren Protokollen oder schnellerem Timing erforderlich ist. Dies macht es für Designer und Entwickler einfach und kosteneffizient, die Geschwindigkeitsschwelle zu erreichen, die sie mit den von ihnen gewählten Kompromissen für fortschrittliche neue Anwendungen wie die „always-on“-Bildgebung benötigen.

Abbildung 3. Effektive MIPI I3C Multi-Lane Bitraten, in Mbit/s (MIPI Alliance)

Darüber hinaus bietet v1.1 eine Vielzahl wichtiger neuer Funktionen – unter anderem umfassende Flusskontrolle, verbesserte Fehlererkennung/-wiederherstellung, Gruppenadressierung, Übertragung von außen nach außen, Slave-Reset und verbesserte Common Command Code (CCC)-Funktionen. Implementiert auf einem standardmäßigen komplementären Metalloxid-Halbleiter (CMOS)-I/O und unter Verwendung einer einfachen Takt- und Datenschnittstelle ermöglicht MIPI I3C v1.1 einem Hostprozessor, zu beurteilen, was in den verschiedenen Peripheriegeräten um beide herum vor sich geht eine Leiterplatte oder ein System. Ein verbessertes Systemverständnis und verbesserte Verantwortlichkeit für Wärme, Leistung, Integrität, Sicherheit und andere Attribute ermöglichen es einem Host-Controller beispielsweise, mit einer besseren Vorstellung davon zu arbeiten, was in der realen Welt des Gesamtsystems vor sich geht, das er orchestriert die Arten von Aufgaben und Geräten, für die MIPI I3C entwickelt wurde. Während Legacy-Schnittstellen aufgrund bestimmter Attribute (möglicherweise Datenrate, niedrige Pinanzahl und/oder integriertes Busmanagement) ausgewählt und dann über gemeinsame, übergeordnete Protokolle miteinander verbunden werden, wurde MIPI I3C entwickelt, um all diese Vorteile zu bieten. Auf diese Weise können Systeme zu einem neuen gemeinsamen Bus migriert werden, im Gegensatz zu einer fragmentierten Sammlung.

Darüber hinaus wirken die breite Anwendbarkeit und Attraktivität der in v1.1 eingeführten neuen Funktionen zusammen, um I3C auf ganz neue Weise zu nutzen. Möglicherweise sehen wir I3C-Kommunikation innerhalb eines System-in-Package (SiP) oder zwischen verschiedenen großen Systemen, um Anwendungsfälle wie DIMM5 (SDRAM)-Speicherseitenbandkanal, Bildgebungsgerätesteuerung, Serversystemverwaltung, Debug-Anwendungskommunikation, Touchscreen-Befehle und Kommunikation sowie Steuerung, Steuerung und Datentransport von Sensorgeräten.

Darüber hinaus machen die Funktionen in v1.1 MIPI I3C wahrscheinlicher, dass Entwickler und Designer auf dem kritischen Weg von Produkten vertrauen – und positionieren die Schnittstelle so, dass sie mit den Bandbreitenanforderungen neuer Geräte mit mehr Sensoren und anderen Peripheriegeräten, wie z 360-Grad-Kameras, intelligente Industriegeräte, Roboter und Drohnen. In IoT-Edge-Geräten kann I3C dazu beitragen, die Anzahl der erforderlichen Schnittstellenpins zu reduzieren, um kleinere, kostengünstigere MCU-Gehäusedesigns zu ermöglichen. Mit seinem höheren, effizienteren Datentransport kann I3C auch den Stromverbrauch reduzieren, was angesichts der Tatsache, dass viele IoT-Geräte batteriebetrieben und/oder stromlos sind, wertvoll ist.

Da so viele der Fortschritte, die die MIPI I3C Working Group in v1.1 ermöglichte – wie eine standardisierte Slave-Reset-Fähigkeit und eine verbesserte Fehlerbehandlung und Flusskontrolle – mit den Nachteilen und der zusätzlichen Arbeit zusammenhingen, die normalerweise getan werden musste, um I . zu erhalten ² C und SPI funktionieren, ist die Entwickler-Community nun bereit für eine umfassende Migration zu I3C. Die neue Version bietet einen robusten, anpassungsfähigen und flexiblen Upgrade-Pfad von den jahrzehntealten Legacy-Schnittstellen.

Bereits bei der Arbeit und antizipieren die Anforderungen von morgen

Mit MIPI I3C können Entwickler und Designer in mobilen und zahlreichen anderen Märkten, darunter Automobil, PC-Clients, Rechenzentren, Drohnen, Industrie und IoT, von einem gut unterstützten, lebendigen und wachsenden Ökosystem profitieren, das auf der Grundlage und dem Engagement basiert Interoperabilität. Branchenverbindungen bilden sich, um die Systemverwaltung und -sicherheit zu verbessern. Beispielsweise hat die JEDEC Solid State Technology Association mit MIPI bei der Entwicklung des neuen 1,0-V-JEDEC-Modul-SidebandBus zusammengearbeitet, einer Obermenge des MIPI I3C Basic-Busses.

Dieses MIPI I3C-Ökosystem ist die Grundlage, auf der der nächste Innovationszyklus in der Chip- und Systemkommunikation in Gang gesetzt wird. Unternehmen werden ermutigt, sich an den Interoperabilitätsworkshops und Spezifikationsentwicklungsaktivitäten der MIPI Alliance zu beteiligen.

Was kommt als nächstes für I3C?

Die MIPI I3C Working Group ist bestrebt sicherzustellen, dass der Funktionsumfang und der Umfang der Spezifikation relevant bleiben. Es laufen bereits Diskussionen über die erweiterten Fähigkeiten – größere Reichweite, verschiedene Verbesserungen, Automobilanforderungen, Geschwindigkeitssteigerungen, neue Mehrspuranwendungen, standardisierte Steckverbinder und andere Funktionsverbesserungen –, die die nächste Version von MIPI I3C erfordern könnte.