Silicon Labs:5G-fähige Jitter-Dämpfer mit vollständig integrierter Referenz

Silicon Labs hat seine Familie der Si539x-Jitter-Dämpfungsglieder um neue Geräteoptionen mit vollständig integrierter Referenz erweitert, die die Systemzuverlässigkeit und -leistung verbessern und gleichzeitig das PCB-Layout in Hochgeschwindigkeits-Netzwerkdesigns vereinfachen. Die neuen Si539x-Jitter-Dämpfungsglieder wurden speziell entwickelt, um die anspruchsvollen Referenztaktanforderungen von 100/200/400/600/800G-Designs zu erfüllen und bieten mehr als 40 Prozent Spielraum für die strengen Jitter-Anforderungen von 56G PAM-4-SerDes, die in State-of . verwendet werden -moderne Ethernet-Switch-SoCs, PHYs, FPGAs und ASICs und bieten gleichzeitig eine zukunftssichere Lösung für aufkommende 112G-SerDes-Designs.

Die neuen Si539x-Jitter-Dämpfer integrieren einen hochzuverlässigen Kristall, der vollständig über Temperatur getestet und auf Aktivitätseinbrüche vorgescreent wurde. Die Si539x-Bausteine ​​wurden in einer Vielzahl von Zuverlässigkeitstests, einschließlich Schock, Vibration, Temperaturwechsel und Kristallalterung, umfassend qualifiziert. Der eng spezifizierte Quarz und die innovative Gerätekonstruktion reduzieren die Empfindlichkeit des Quarzes gegenüber Temperaturänderungen durch Systemlüfter, was zu einem konsistenteren, zuverlässigeren Betrieb führt.

Die integrierte Referenzgerätekonstruktion bietet eine höhere Immunität gegenüber akustischen Emissionen (AE) als externe kristallbasierte Designs. AE ist die Abstrahlung von Rauschwellen, die auftritt, wenn eine Leiterplatte Temperaturgradienten oder externen mechanischen Kräften ausgesetzt ist, die Mikrorisse oder plastische Verformungen in der Leiterplattenbestückung verursachen. Im Gegensatz zu einem diskreten Quarz, der aufgrund von AE unter größeren Frequenzfehlern leidet, isoliert und schützt die innovative Gehäusekonstruktion des Si539x-Bausteins den Quarz vor AE-Rauschen und gewährleistet so einen zuverlässigen Betrieb und einen konsistenten Frequenzgang über die Zeit.

Kunden, die optische und Ethernet-Linecards mit hoher Portanzahl entwickeln, legen großen Wert darauf, den gesamten Platinenplatz zu reduzieren. Durch die Verwendung eines Jitter-Dämpfers mit integrierter Referenz können Entwickler den PCB-Footprint um mehr als 35 Prozent minimieren. Als zusätzlicher Vorteil macht eine integrierte Referenz den Sperrbereich unter dem Quarz überflüssig, was eine dichtere Taktführung um das Gerät herum ermöglicht und das PCB-Layout weiter vereinfacht.

Die Si539x-Bausteine ​​erzeugen jede beliebige Kombination von Frequenzen von 100 Hz bis 1028 MHz an bis zu 12 differentiellen Taktausgängen, wodurch eigenständige Taktgeneratoren und Taktpuffer überflüssig werden. Diese Vorteile ermöglichen eine „Clock-Tree-on-a-Chip“-Taktung und eliminieren gleichzeitig den zusätzlichen Jitter, der mit diskreten Clock-Tree-Lösungen verbunden ist.