Silicon Labs enthüllt 5G-ready Si539x Jitter Attenuatoren mit vollintegrierter Referenz

Silicon Labs hat seine Si539x Jitter Attenuator Familie erweitert und Geräte eingeführt, die einen vollintegrierten Referenzkristall einbetten. Das Resultat ist eine zuverlässige, High-Performance-Lösung, die PCB-Layout für Next-Gen High-Speed Networking strafft.

Für 100-800G Systeme designed

Entwickelt, um die exakten Referenztakt-Anforderungen von 100/200/400/600/800 G Systemen zu erfüllen, liefern die neuen Si539x Devices mehr als 40 % Marge über den strengen Jitter-Spezifikationen von 56 G PAM-4 SerDes, gefunden in cutting-edge Ethernet Switch SoCs, PHYs, FPGAs und ASICs. Sie legen auch den Grundstein für aufstrebende 112 G SerDes Technologien.

Pre-Screened Kristall für Zuverlässigkeit

Der integrierte Kristall ist pre-screened für Activity Dips und hat rigorose Temperatur-, Schock-, Vibrations- und Aging-Tests durchlaufen, was konsistente Operation über einen weiten Umgebungs-Umschlag sichert. Seine eng spezifizierte Konstruktion mildert temperatur-induzierten Drift, selbst in fan-beheizten Systemen.

Immunität gegen Acoustic Emissions

Weil der Kristall in einem advanced Package gehoused ist, bietet die Si539x Serie überlegene Immunität gegen Acoustic Emissions (AE) – das subtile Rauschen, generiert durch PCB-Thermogradienten oder mechanischen Stress. Externe Kristalle sind anfälliger für AE-induzierte Frequenzfehler, während Si539x's geschütztes Design stabile Frequenzantwort über Zeit bewahrt.

PCB Footprint Reduktion >35%

Für Architekten, die High-Port-Count Optical und Ethernet Line Cards bauen, schrumpft die integrierte Referenz den PCB-Footprint um über 35 %. Entfernen der Notwendigkeit für separaten Crystal Keep-Out Area erlaubt dichteres Clock-Routing und einfacheren Design-Prozess.

Clock-Tree-on-Chip

Jedes Si539x Device kann jede Frequenz zwischen 100 Hz und 1.028 MHz auf bis zu 12 Differential Clock Outputs generieren, eliminierend die Notwendigkeit separater Clock Generatoren oder Buffers. Dieser „Clock-Tree-on-Chip“ Ansatz entfernt additiven Jitter von diskreten Clock Trees und liefert clean, Low-Jitter Timing durch das gesamte System.