Flash-ADC

Auch als Parallel bezeichnet A/D-Wandler, diese Schaltung ist am einfachsten zu verstehen. Es besteht aus einer Reihe von Komparatoren, von denen jeder das Eingangssignal mit einer eindeutigen Referenzspannung vergleicht. Die Komparatorausgänge sind mit den Eingängen einer Prioritätscodiererschaltung verbunden, die dann eine binäre Ausgabe erzeugt. Die folgende Abbildung zeigt eine 3-Bit-Flash-ADC-Schaltung:

V_ref ist eine stabile Referenzspannung, die von einem Präzisionsspannungsregler als Teil der Wandlerschaltung bereitgestellt wird, die im Schaltplan nicht gezeigt ist. Wenn die analoge Eingangsspannung die Referenzspannung an jedem Komparator überschreitet, werden die Komparatorausgänge sequentiell in einen hohen Zustand gesättigt. Der Prioritätscodierer generiert eine Binärzahl basierend auf dem aktiven Eingang höchster Ordnung und ignoriert alle anderen aktiven Eingänge.

Beim Betrieb erzeugt der Flash-ADC eine Ausgabe, die ungefähr so ​​​​aussieht:

Für diese spezielle Anwendung ist kein regulärer Prioritätscodierer mit all seiner inhärenten Komplexität erforderlich. Aufgrund der Natur der sequentiellen Komparator-Ausgangszustände (jeder Komparator sättigt sich nacheinander vom niedrigsten zum höchsten „hoch“), kann der gleiche „Eingangsauswahl höchster Ordnung“-Effekt durch einen Satz von Exklusiv-ODER-Gattern realisiert werden, wodurch die Verwendung eines einfacheren Encoders ohne Priorität:

Und natürlich kann die Encoder-Schaltung selbst aus einer Matrix von Dioden bestehen, was zeigt, wie einfach dieses Wandlerdesign aufgebaut sein kann:

Der Flash-Wandler ist nicht nur in Bezug auf die Betriebstheorie der einfachste, sondern auch in Bezug auf die Geschwindigkeit die effizienteste der ADC-Technologien, da er nur in den Komparator- und Gate-Ausbreitungsverzögerungen begrenzt ist. Leider ist es bei einer gegebenen Anzahl von Ausgabebits am komponentenintensivsten.

Dieser 3-Bit-Flash-ADC erfordert sieben Komparatoren. Eine Vier-Bit-Version würde 15 Komparatoren erfordern. Mit jedem zusätzlichen Ausgangsbit verdoppelt sich die Anzahl der benötigten Komparatoren.

Wenn man bedenkt, dass acht Bit im Allgemeinen als das Minimum angesehen werden, das für jeden praktischen ADC erforderlich ist (255 Komparatoren erforderlich!), zeigt die Flash-Methode schnell ihre Schwächen. Ein zusätzlicher Vorteil des Flash-Konverters, der oft übersehen wird, ist seine Fähigkeit, eine nichtlineare Ausgabe zu erzeugen.

Bei gleichwertigen Widerständen im Referenzspannungsteilernetzwerk repräsentiert jede aufeinanderfolgende binäre Zählung den gleichen Betrag der analogen Signalerhöhung, was eine proportionale Reaktion liefert. Für spezielle Anwendungen können jedoch die Widerstandswerte im Teilernetzwerk ungleich gemacht werden.

Dadurch erhält der ADC eine benutzerdefinierte, nichtlineare Reaktion auf das analoge Eingangssignal. Kein anderes ADC-Design ist in der Lage, dieses Signalkonditionierungsverhalten mit nur wenigen Komponentenwertänderungen zu gewährleisten.

VERWANDTES ARBEITSBLATT:

• Arbeitsblatt zur Analog-zu-Digital-Konvertierung