Flash-ADC (Paralleler Analog-Digital-Wandler): Design, Betrieb und Anwendungen

Auch als paralleler A/D-Wandler bekannt, ist der Flash-ADC die einfachste ADC-Architektur. Er besteht aus einer Reihe von Komparatoren, die jeweils das analoge Eingangssignal mit einer eindeutigen Referenzspannung vergleichen. Die Komparatorausgänge speisen einen Prioritätsencoder, der ein binäres Ausgangssignal erzeugt. Das Diagramm unten illustriert einen 3-Bit-Flash-ADC:

Die Referenzspannung (V_ref) wird von einem Präzisions-Spannungsregler bereitgestellt – der Regler selbst ist im Schema zur Übersichtlichkeit weggelassen. Steigt die Eingangsspannung über successive Referenzpegel, sättigen die Komparatoren der Reihe nach auf High-Zustand. Der Prioritätsencoder erzeugt dann eine Binärzahl, die dem höchsten aktiven Komparator entspricht, und ignoriert dabei niedrigere Signale effektiv.

Im Betrieb erscheint der ADC-Ausgang typischerweise wie folgt:

In vielen praktischen Designs ist ein vollwertiger Prioritätsencoder unnötig. Da die Komparatorausgänge sequenziell von der niedrigsten zur höchsten Referenz ansteigen, kann der höchste aktive Eingang mit einem einfachen Netzwerk aus Exklusiv-ODER-Gattern selektiert werden, was den komplexen Encoder überflüssig macht:

Zudem kann der Encoder mit einer Diodenmatrix realisiert werden, was die minimal erreichbare Bauteilanzahl dieser Topologie unterstreicht:

Die Einfachheit des Flash-ADC wird von seiner Geschwindigkeit begleitet; er ist nur durch die Laufzeiten der Komparatoren und Logikgatter begrenzt. Die Architektur ist jedoch extrem bauteilintensiv: ein 3-Bit-Wandler benötigt sieben Komparatoren, ein 4-Bit-Wandler fünfzehn, und jedes zusätzliche Bit verdoppelt die Anzahl. Folglich bräuchte ein 8-Bit-Flash-ADC 255 Komparatoren – für die meisten Anwendungen unpraktisch.

Trotz des Bauteilaufwands bietet der Flash-ADC einzigartige Vorteile. Mit gleichwertigen Widerständen im Referenzteiler entspricht jeder Binärschritt einem identischen analogen Inkrement, was eine lineare Kennlinie ergibt. Für Spezialanwendungen lassen sich durch Anpassung der Teilerwerte benutzerdefinierte, nicht-lineare Kennlinien erzeugen – eine Fähigkeit, die keine andere ADC-Architektur ohne signifikantes Redesign bietet.

ZUGEHÖRIGES ARBEITSBLATT:

• Analog-zu-Digital-Wandlung Arbeitsblatt