Softwaregesteuerte Leistungsanalyse

Strom kostet tendenziell; hoher Strom kostet viel. Diese eher erzwungene Adaption des berühmten Zitats von Lord Acton erfasst zwei wichtige Aspekte des Halbleiterdesigns und des Stromverbrauchs. Betrachtet man den durchschnittlichen Stromverbrauch im Laufe der Zeit, ist klar, dass ein Chip mit hoher Leistungsaufnahme hohe Kosten verursachen wird. Bei tragbaren Geräten bedeutet mehr Leistung entweder größere und teurere Batterien oder eine verkürzte Batterielebensdauer. Darüber hinaus bedeutet mehr Leistung eine fortschrittlichere und teurere Verpackung, um die resultierende Wärme abzuleiten. Diese drei Faktoren haben auch Auswirkungen auf die Produktpreise, Gewinnspannen und die Erfolgswahrscheinlichkeit auf dem Markt.

Bedenken hinsichtlich des Stromverbrauchs gehen weit über tragbare Geräte hinaus, die zumindest zeitweise mit Batterien betrieben werden. Wandbetriebene Geräte verursachen auch zusätzliche Kosten in Bezug auf Verpackung, Netzteile und Stromverteilungssysteme. Dieselben Probleme erstrecken sich bis hin zu Serverfarmen mit ihren Racks oder Rechenservern, riesigen Datenspeicher-Arrays und Netzwerk-Switches. Die Betriebskosten für Serverfarmen sind enorm; Studien haben gezeigt, dass die Stromrechnungen über die Lebensdauer jedes Servers den Preis der Hardware selbst übersteigen. Serverfarmen können sich in der Nähe von Wasserkraftwerken oder massiven Solaranlagen befinden, um ihren hohen Bedarf zu decken. Einige Standorte müssen auch „grüne Gesetze“ erfüllen, die den Stromverbrauch von Servern regulieren.

Am oberen Ende kann ein übermäßiger Stromverbrauch Flüssigkeitskühlsysteme erfordern, die enorme Infrastruktur- und damit verbundene Kosten verursachen. Aus all diesen Gründen ist die Reduzierung des durchschnittlichen Stromverbrauchs ein Ziel in fast allen Halbleiterprojekten, unabhängig vom Endmarkt. Bei der Betrachtung der Spitzenleistung kann die Reduzierung eher ein kritisches Erfordernis als nur ein Ziel sein. Einige Chips sind so konzipiert, dass nur bestimmte Portionen gleichzeitig laufen können. In solchen Fällen kann das Einschalten aller Funktionen eine höhere Stromaufnahme erfordern, als das Gerät verarbeiten kann, was zu einem thermischen Zusammenbruch und dauerhaften Schäden führt.

Herausforderungen der Leistungsanalyse

Angesichts der Motivation, den Stromverbrauch zu begrenzen, hat die Industrie eine Vielzahl von Designtechniken mit geringem Stromverbrauch entwickelt. Diese reichen von Schaltungsoptimierungen auf Layout-Ebene bis hin zu anwendungsorientierter, softwarebasierter Energieverwaltung auf Systemebene. Welche Techniken auch immer verwendet werden, es ist sehr wertvoll, ihre Auswirkungen durch die Schätzung des durchschnittlichen und des Spitzenleistungsverbrauchs während des Designs und der Überprüfung des in Entwicklung befindlichen Chips genau beurteilen zu können. Es ist nicht akzeptabel, bis nach der Herstellung zu warten, um festzustellen, dass die durchschnittliche Leistung für ein brauchbares Produkt zu hoch ist oder dass die Spitzenleistungsaufnahme den Chip zerstört. Eine effektive Pre-Silicium-Leistungsanalyse, vorzugsweise in mehreren Phasen des Projekts, ist erforderlich.

Der traditionelle Ansatz der Elektronik-Design-Automation-Industrie zur Leistungsanalyse beruht auf Simulation. Die funktionale Verifizierung des Chips umfasst die Entwicklung einer Testbench und das anschließende Schreiben oder Generieren einer Reihe von Tests, die jede Funktion oder jedes Merkmal des Chipdesigns überprüfen. Es ist relativ einfach, die gesamte Testsuite oder vielleicht nur einen repräsentativen Teil zu simulieren und die Ergebnisse in ein herkömmliches Power-Signoff-Tool einzuspeisen. Da der meiste Stromverbrauch nur dann auftritt, wenn Schaltkreise den Zustand wechseln, kann der Simulator eine Schaltaktivitätsdatei an ein Power-Signoff-Tool bereitstellen. In Kombination mit den Leistungsmerkmalen in der Bibliothek für die Zieltechnologie kann das Tool eine ziemlich genaue Schätzung sowohl des durchschnittlichen als auch des Spitzenstromverbrauchs liefern.

Diese Genauigkeit hängt jedoch vollständig von den Tests ab, die in der Simulation durchgeführt werden. In der Praxis ist jede Verifikationstestsuite nicht repräsentativ für den Chipbetrieb mit laufender Produktionssoftware. Tests, die für die funktionale Verifizierung entwickelt wurden, konzentrieren sich absichtlich darauf, nur die Bereiche des Designs zu stimulieren, die für das anvisierte Feature benötigt werden. Constrained-Random-Testbenches können mehr parallele Aktivitäten generieren, aber es ist immer noch unwahrscheinlich, dass die reale Nutzung modelliert wird. Eine wirklich genaue Leistungsanalyse kann nur durchgeführt werden, wenn die Wechselaktivität von echten Software-Workloads verwendet wird, einschließlich Benutzeranwendungen, die auf einem Betriebssystem (OS) ausgeführt werden.

Es dauert in der Regel einige Milliarden Taktzyklen, um ein Betriebssystem zu booten, Systemdienste zu starten und Anwendungen auszuführen. Dies wäre in der Simulation völlig unpraktisch. Im Gegensatz dazu führen Emulatoren routinemäßig Milliarden von Zyklen durch, vom Betriebssystemstart bis hin zu mehreren Benutzeranwendungen, die parallel laufen. Die Emulation übt genau die Art von echten Software-Workloads aus, die für die Durchführung einer hochgenauen Leistungsanalyse erforderlich sind. Die Herausforderung besteht darin, dass Power-Signoff-Tools für Tausende von Zyklen ausgelegt sind, nicht für Millionen und ganz sicher nicht für Milliarden. Eine neue Methodik ist erforderlich, um einige Bereiche mit hoher Aktivität im Emulationslauf zu identifizieren und sich darauf zu konzentrieren, nur diese Fenster für die Leistungsanalyse zu verwenden (Abbildung 1).

Klicken für größeres Bild

Abbildung 1. Stromanalyse mit elektrischen Fensterhebern (Quelle:Synopsys)

Umstieg auf softwaregesteuerte Leistungsanalyse

Die erste Anforderung für den in Abbildung 1 gezeigten Ablauf besteht darin, dass der Emulator ein Profil erstellt, das zeigt, welche Teile des Designs im Laufe der Zeit aktiv sind. Dieses Aktivitätsprofil kann als Diagramm in einem Wellenform-Viewer oder einem anderen Hardware-Debugging-Tool angezeigt werden. Da die Stromabmeldung nicht für Milliarden von Zyklen durchgeführt werden kann, besteht der nächste Schritt darin, dass Benutzer das Aktivitätsprofil nutzen, um ein oder mehrere stromkritische Fenster zu identifizieren, in denen die Aktivität am höchsten ist und der Stromverbrauch wahrscheinlich auch am höchsten ist. Wenn jedes dieser Fenster mehrere Millionen Zyklen umfasst, kann es für die nächste Stufe der Leistungsanalyse verwendet werden. Als Benchmark sollte der Emulator in der Lage sein, in drei Stunden ein Aktivitätsprofil für eine Milliarde Zyklen Software-Workload zu erstellen.