Optimierung der Low-Light-INL in CMOS-Bildsensoren:Analyse und Simulation

Aufgrund der steigenden Nachfrage nach Bildsensoren mit höherer Auflösung wurde der Pixelabstand verringert, um eine größere Anzahl von Pixeln innerhalb derselben Sensorgröße unterzubringen. Um mit der gleichen Bildrate zu lesen, müssen mehrere Zeilen gleichzeitig gelesen werden. Dies erfordert mehrere Analog-Daten-Wandler (ADCs) pro Pixelabstand. Dadurch wurde der ADC-Pitch noch weiter reduziert, was ein engeres Layout erforderlich machte. Die Wahrscheinlichkeit einer parasitären Kopplung steigt, was sich in elektrischem Übersprechen äußert. In der Single-Slope-ADC-Architektur verfügen ADCs über einige gemeinsame Netze, einschließlich Versorgung, Masse, Vorspannung und Rampe. Eine größere Anzahl gleichzeitig konvertierender ADCs kann zu Rückschlägen in diesen gemeinsam genutzten Netzen führen. Dies kann zu Nichtidealitäten führen, darunter Nichtlinearität.

Abbildung 1. Säulenparallele Auslesearchitektur. (Bild:Forza Silicon)

Zusätzlich zu den herkömmlichen Nichtlinearitätsquellen werden aufgrund der größeren und dichteren Array-Größe der ADCs auch Effekte auf Array-Ebene deutlicher sichtbar. Dies kann zu Einbrüchen im Linearitätsdiagramm führen, deren Korrektur mühsam ist und mehrere Korrekturkurven erfordert. Traditionell werden optisch schwarze Spalten zur Zeilenrauschkorrektur und Offset-Unterdrückung verwendet. Da sie alle ähnliche Signalpegel haben, konvertieren sie gleichzeitig und verursachen Störungen in gemeinsam genutzten Netzen. Dies kann in den dunkleren Bereichen eines Bildes zu Nichtlinearität führen, die für das menschliche Auge besser sichtbar ist. Darüber hinaus kann sich die Anzahl der ADC-Konvertierungen im Dunkeln je nach Szene ändern. Dadurch variiert das Ausmaß der Störung und erschwert die Korrektur. Daher ist es besser, das Problem an der Quelle zu beseitigen.

Single-Slope ADC und Linearität

Abbildung 2. Ein typischer Single-Slope-ADC. Der Pixelspaltenbus wird mithilfe der CDS-Operation gelesen. (Bild:Forza Silicon)

Die säulenparallele ADC-Architektur und ein Single-Slope-ADC-Schema sind in Abbildung 1 bzw. Abbildung 2 dargestellt. Die ADCs nutzen Correlated Double Sampling (CDS), um die Pixelspannung auszulesen. Die automatische Nullung (AZ) wird in Bezug auf den Pixel-Reset-Pegel abgeschlossen. Die Rampe wird auf einem festen Referenzpegel gehalten und der Pixel-TG-Pegel wird abgetastet. Dieser Pegel wird in diesem Szenario mit einem Rampensignal verglichen, das von hoch nach niedrig reicht. Sobald das Rampensignal und der TG-Pegel gleich sind, wird ein Latch-Impuls erzeugt.

Dieser Impuls wird zum Zwischenspeichern des Zählerwerts verwendet, bei dem es sich um den gewünschten digitalen Code handelt, der dem Pixelsignal entspricht. In einem ADC-Array gibt es einen ADC pro Spaltenbusleitung. Die Versorgungen, Masse, Vorspannungen und Rampe werden von allen ADCs im Array gemeinsam genutzt. Infolgedessen sind alle Störungen in diesen gemeinsamen Netzen – die durch einen Rückschlag verursacht werden, wenn Abschnitte des ADC-Arrays gleichzeitig umwandeln – beim Lesen einer bestimmten Zeile für alle ADCs gleich. Traditionell werden optisch dunkle Spalten an der Seite des aktiven Pixelarrays hinzugefügt, um etwaiges Zeilenrauschen oder feste Offsets zu korrigieren.

Die Linearität misst die Differenz zwischen der gemessenen Ausgabe und der idealen Ausgabe. Sie wird anhand der integrierten Nichtlinearität (INL) quantifiziert. Zu den typischen INL-Quellen in CMOS-Bildsensoren gehören der Pixelausgangs-Source-Folger, die VLN-Stromquelle, die Rampe, der Abtastkondensator am ADC-Frontend und der Vorverstärker. Der Beitrag des Pixel-Source-Followers zum INL ist hauptsächlich auf den Body-Effekt zurückzuführen, der die Schwellenspannung des Geräts erhöht, wenn die Source-Spannung steigt. Dies wird als Dunkelsignal bezeichnet (Abbildung 3). Der VLN-Strom ändert sich, wenn die Drain-Source-Spannung des VLN-Geräts variiert (Kanallängenmodulation). Schwankungen im VLN-Strom wirken sich auf die Transkonduktanz (gm) des Ausgangs-Source-Folgers des Pixels aus und machen dessen Verstärkungssignal abhängig (1), wobei Rs die Ausgangsimpedanz von VLN ist.

Abbildung 3. Source Follower und der resultierende Body-Effekt auf seine Ausgabe. (Bild:Forza Silicon)

Die Verwendung einer Kaskoden-VLN-Stromquelle trägt dazu bei, den Effekt der Kanallängenmodulation zu reduzieren. Dies hat jedoch den Nebeneffekt, dass der nutzbare Bereich des Pixelsignals verringert wird, da das VLN-Gerät bei hellen Signalpegeln aus der Sättigung geraten kann. Aufgrund des endlichen Widerstands der Stromquelle im Rampengenerator ist Ramp eine weitere Hauptquelle für INL, insbesondere bei dunklen Signalpegeln. Im ADC schließlich sind die Hauptquellen des INL die Abtastschaltung und der Vorverstärker. Die Abtastschaltung INL entsteht aufgrund des signalabhängigen Widerstands des Schalters und der signalabhängigen Kapazität der Abtastkappe, was sich auf den Einschwingfehler des Pixel-Reset-Pegels und des Pixel-TG-Pegels auswirkt.

Quellen für Low-Light-INL und mögliche Lösungen

Wie in Abschnitt 2 beschrieben, teilen sich alle ADCs die Versorgung/Masse, die Vorspannungen und die Rampe. Wenn eine erhebliche Anzahl von ADCs gleichzeitig konvertiert, kommt es zu einem Kickback in den gemeinsam genutzten Netzen. Da CDS zum Aufheben zufälliger Offsets der Pixel und ADCs verwendet wird, erfolgen Konvertierungen für denselben Signalpegel in unmittelbarer Nähe. Wenn mehrere ADCs den gleichen Signalpegel umwandeln, kommt es daher zu einem erheblichen Rückschlag, der zu INL führt. Dieser Effekt ist im Dunkelsignalbereich stärker ausgeprägt, wo das zeitliche Rauschen des Pixels und des ADC das Photonenschussrauschen dominiert. Die ADCs, die einen helleren Signalpegel umwandeln, haben mehr Schrotrauschen und wandeln nicht gleichzeitig um, was zu einem verteilteren Kickback führt. Neben optisch schwarzen Spalten kann sich je nach Szene auch die Anzahl der im Dunkelsignalbereich konvertierenden ADCs ändern. Die Störung hat auch eine räumliche Komponente, wobei die ADCs in der Nähe der Störungsquelle einen größeren Rückschlag erfahren, was zu einem größeren INL führt. Infolgedessen ist INL sowohl in der Größe als auch in der räumlichen Verteilung szenenabhängig, was in der Nachbearbeitung nur sehr schwer zu korrigieren ist. Daher ist eine Reduzierung des INL auf dem Chip wünschenswert.

Diese Formel erklärt, wie sich Schwankungen des VLN-Stroms auf die Transkonduktanz (gm) des Ausgangsquellenfolgers des Pixels auswirken und dessen Verstärkungssignal abhängig machen (1), wobei Rs die Ausgangsimpedanz von VLN ist. (Bild:Forza Silicon)

Ramp ist eine Hauptquelle für INL. Die ADCs, die das aktive Array umwandeln, weisen aufgrund einer Störung der Rampensteigung bei schlechten Lichtverhältnissen Unebenheiten in ihrem INL-Diagramm auf. Das Ausmaß der Störung wird in ADCs, die weiter von der Quelle entfernt sind, als Tiefpassfilter vor dem parasitären RC auf der Rampenverteilungsführung reduziert. Die Störung an der Rampe wird durch den Rückschlageffekt vom Übergang des Vorverstärkerausgangs über die parasitäre Kapazität zur Rampe verursacht. Aufgrund des kleinen ADC-Abstands ist eine engere Verlegung erforderlich, wodurch es schwieriger wird, die Rampe zu isolieren.

Abbildung 4. Miller-Kapazität im Vorverstärker. (Bild:Forza Silicon)

Wenn der Anteil der Aggressoren je nach Szene zunimmt, wird der Rückschlag zunehmen. Beim Erstellen eines Layouts für die ADC-Säule sollte sorgfältig auf die Rampenführung geachtet werden. Eine weitere Quelle parasitärer Kopplung ist der CGD des Eingangs-MOSFET des Vorverstärkers (Abbildung 4). Diese Geräte sind auf große W- und L-Werte ausgelegt, um Flimmergeräusche zu reduzieren, und verfügen daher über eine größere zugehörige Kapazität. Die Verwendung einer Kaskodenkonfiguration am Vorverstärker trägt dazu bei, den Miller-Effekt der Kapazität zu reduzieren.

Eine weitere Störungsquelle ist der Komparator-Bias. Die Störung kann von der Vorspannung selbst oder von der Versorgung/Masse ausgehen, auf die sie sich bezieht. Dies wird durch die CGD der Stromquelle verursacht (d. h. der gleiche Mechanismus wie beim Vorverstärker). Die Versorgungs-/Massestörung wird durch einen plötzlichen IR-Abfall verursacht, wenn der Komparatorausgang schaltet. Der IR-Abfall kann groß werden, da der Strom nicht vernachlässigbar ist, insbesondere wenn viele ADCs gleichzeitig konvertieren oder wenn die Impedanz von Versorgung und Masse groß ist, beispielsweise aufgrund der begrenzten Anzahl von Metallschichten.

Abbildung 5. Variation bei der ADC-Umwandlung aufgrund unterschiedlicher Übergangszeit. (Bild:Forza Silicon)

Aufgrund der aktuellen Trends hin zu höherer Auflösung bei gleichem Bildsensorformat und höherer Bildrate wurde der ADC-Abstand verringert, um mehr ADCs unterzubringen und die Spezifikation zu erreichen. Da aber auch die Größe des Sensors nicht angepasst wird, hat sich die Verlegung der Versorgungs- und Erdnetze nicht im gleichen Maße verbessert. Der IR-Abfall führt zu einer Änderung des VGS der Komparatorvorspannung, was zu einer Änderung des Stroms für den Komparator des Opfer-ADCs führt. Rauschen im Vorstrom verändert wiederum die Übergangszeit des Komparators, was sich als Nichtlinearität äußern kann (Abbildung 5).

Die Nichtlinearität gewinnt bei schnelleren ADC-Zählraten an Bedeutung, die zur Reduzierung der effektiven Zeilenzeit zum Erreichen einer hohen Bildrate verwendet werden. Um die Störung zu reduzieren, gibt es mehrere Möglichkeiten. Erstens kann die Antriebsstärke des Vorspannungsgenerators erhöht werden, um die Impedanz des Vorspannungsknotens zu verringern, was zu einem schnelleren Einschwingen der Störung beiträgt. Zweitens kann die Anzahl der schnell schaltenden Gates auf derselben Leistungsdomäne verringert werden, was zur Reduzierung des IR-Abfalls an der Versorgung/Masse beiträgt. Dies wird erreicht, indem diese Geräte in eine andere Energiedomäne verschoben werden. Es sollte auch sorgfältig darauf geachtet werden, den Widerstand der Versorgungs-/Erdungsleitung zu minimieren.

Ein anderer Ansatz besteht darin, die Auswirkungen des Glitches auf die ADCs des Opfers zu reduzieren. Dies kann erreicht werden, indem die Vorspannung in jedem ADC separat abgetastet wird. Infolgedessen breitet sich die Störung nicht über das Vorspannungsnetz aus; Jede Störung an der Versorgung/Masse wird auf die abgetastete Vorspannung gespiegelt, wodurch die gleiche VGS erhalten bleibt. Es sollte sorgfältig darauf geachtet werden, die Probenahmekappe so zu dimensionieren, dass die Versorgungs-/Erdungsstörung den VGS nicht verändert. Ein Kompromiss bei der Abtastung der Komparatorvorspannung ist die Einführung von kTC-Rauschen. Da der Komparator dem Vorverstärker in der Signalkette folgt, ist die Auswirkung von kTC auf das eingangsbezogene zeitliche Rauschen des ADC normalerweise unbedeutend.

Abbildung 6. INL-Simulationsprüfstand. In diesem Diagramm ist das ADC-Array in neun Abschnitte unterteilt. (Bild:Forza Silicon)

Um diesen Effekt zu untersuchen, wird das ADC-Array modelliert und INL aufgezeichnet. Der Routing-Widerstand für alle Versorgungen, Erdungen, Vorspannungen und Rampen wird im Simulationsprüfstand modelliert. Die Referenzen – Rampe und Bias – werden horizontal weitergeleitet. Versorgungen und Erdungen werden horizontal und vertikal verlegt. Das ADC-Array wird modelliert, indem es in Abschnitte unterteilt und der M-Faktor verwendet wird. Bei der Entscheidung über die Anzahl der Abschnitte, die zur Modellierung des Arrays erforderlich sind, wird besondere Sorgfalt angewendet, damit etwaige versorgungs-/erdbezogene Schwankungen in einer angemessenen Laufzeit simuliert werden können. Auch dunkle Säulen sind im Testbench enthalten. Die ADCs sind RC-extrahiert, sodass der Effekt der parasitären Kapazität in den Ergebnissen sichtbar ist. Die vertikale Verlegung der Versorgungen und der Erdung wird sorgfältig modelliert, um die tatsächliche Verlegung im Sensor darzustellen. Der Prüfstand ist so eingerichtet, dass ein Abschnitt des Arrays auf einem festen Dunkelsignalpegel gehalten wird. Der Eingang zu den übrigen ADCs im Array wird in deren INL-Diagramm übertragen. Die Linearität jedes Abschnitts wird verglichen, um festzustellen, ob ein räumliches Muster vorliegt. Das Blockdiagramm der Testbench ist in Abbildung 6 dargestellt.

Abbildung 7. Vergleich der INL-Diagramme. (Bild:Forza Silicon)

Das Simulationsergebnis vor und nach den Änderungen ist in Abbildung 7 dargestellt. Das INL-Diagramm gilt für die ersten 25 Prozent des Signalbereichs. Das ursprüngliche Ergebnis zeigt das INL-Diagramm ohne Änderungen an. Die nächsten beiden Diagramme zeigen die INL mit den im vorherigen Abschnitt erwähnten Änderungen. In einem Diagramm wird der Komparator-Bias nicht abgetastet, während im anderen Fall der Komparator-Bias abgetastet wird. Wie man sehen kann, verbessert sich die INL erheblich, wenn der Komparator-Bias abgetastet wird.

In diesem Artikel wurde eine Analyse- und Simulationsmethode zur Vorhersage der Nichtlinearität bei schlechten Lichtverhältnissen in einem ADC-Array vorgestellt. Herkömmliche INL-Quellen sind gut bekannt, aber mit der Erhöhung der Pixel-Array-Auflösung und der daraus resultierenden Verringerung des ADC-Abstands sind zusätzliche Array-Quellen für Nichtlinearität in den Vordergrund gerückt. Mehrere mögliche Quellen können die gemeinsamen Netze in einem ADC-Array beeinflussen, vor allem Rampen und Vorspannungen. Es werden Methoden zur Reduzierung dieser Störung vorgestellt, die einige sorgfältige Entwurfsentscheidungen erfordern. Außerdem wird eine Methode zur Identifizierung der Quellen vorgestellt, die eine sorgfältige Modellierung des ADC-Arrays erfordert. Simulierte Ergebnisse zeigen einen Rückgang des INL auf niedrigen Codeebenen, der sich nach Änderungen verbessert.

Dieser Artikel wurde von Jatin Hansrani, Senior Analog Design Engineer, Forza Silicon Corporation (Pasadena, CA) verfasst. Weitere Informationen finden Sie hier  .