Minderung von Random Telegraph Noise in FinFET-basierten RRAM durch Spannungsanalyse und On-Chip-Annealing

Zusammenfassung

Wir berichten über eine systematische Untersuchung von Random Telegraph Noise (RTN), beobachtet im Lese-Strom einer FinFET-basierten dielektrischen RRAM (FIND RRAM) Zelle. Nach wiederholter Zyklus-Spannung nehmen RTN-Amplitude und -Frequenz deutlich zu, was die Datenintegrität beeinträchtigt. Unsere Messungen zeigen, dass Hochtemperatur-Annealing diese Rauschsignale unterdrückt, was eine praktische On-Chip-Annealing-Strategie ermöglicht, die die Geräteleistung wiederherstellt.

Einführung

Die unerbittliche Skalierung von CMOS hat beeindruckende Gewinne in Geschwindigkeit und Dichte geliefert, doch sie vergrößert auch Einzelatom-Variabilität wie zufällige Dopantenschwankungen (RDF) und Kantenrauheit (LER). In sub-20-nm-Knoten manifestieren sich diese Variationen als unvorhersehbares Verhalten, namentlich Random Telegraph Noise (RTN) in ultraskalierten Geräten wie NAND Flash und Resistive RAM. In dieser Arbeit konzentrieren wir uns auf eine n-Kanal FinFET-basierte FIND RRAM Zelle, die erfolgreich in 1-kbit-Arrays integriert wurde. Wir quantifizieren, wie Zyklus-Spannung und Temperatur RTN beeinflussen und demonstrieren, dass ein gezieltes Annealing die resultierende Lese-Strom-Instabilität mindern kann.

Hintergrund und Methoden

Ein FIND RRAM-Gerät besteht aus zwei FinFET-Transistoren: einem Word-Line (WL) Selektor und einem Speicherknoten, gebildet durch ein High-k-Gatedielektrikum zwischen Source und Drain des zweiten Transistors (Abb. 1a). Der Gate-Stapel besteht aus HfO₂/SiO₂/TiN, mit einer Wolfram-Top-Elektrode und TaN-Boden-Elektrode. Während des Lesens werden WL und Substrate-Line (SL) auf 0,8 V vorgespannt, um einen ausreichenden Lese-Strom zu treiben (Abb. 1b). Die Zelle schaltet zwischen Hochwiderstandszustand (HRS) und Niedrigwiderstandszustand (LRS) über Set/Reset-Impulse. DC-Sweeps bestätigen stabiles resistives Schalten, während Pulsbreiten-Skalierung erforderlich ist, um Ziel-Lese-Ströme von ≥ 3 µA (LRS) und ≤ 1 µA (HRS) zu erreichen (Abb. 3a). RTN manifestiert sich als diskrete Stromstufen in beiden Zuständen (Abb. 3b), zugeschrieben Ladungsfang/Entfang entlang des Leitungspfads. Wiederholtes Zyklieren induziert Spannung im Übergangsmetalloxid (TMO) Dielektrikum, was die Wahrscheinlichkeit von RTN-Ereignissen erhöht. Wir überwachten Lese-Ströme vor dem Zyklieren, nach 10× Zyklen und nach 100× Zyklen, um die Spannungsentwicklung zu erfassen. Temperatureffekte wurden durch Abkühlung auf 0 °C, Erhitzen auf 50 °C und kontinuierliches Abtasten der Lese-Ströme für 20 s bei 500 Hz untersucht. Dieses Protokoll enthüllt, wie sich Fanglasterdynamik mit Temperatur verschiebt.

Ergebnisse und Diskussion

RTN ist am stärksten im LRS ausgeprägt, was es zum Fokus unserer Analyse macht. In einem 1-kbit-Array nach 10 Zyklen treibt RTN messbare Lese-Strom-Schwankungen bis zu ± 5 % (Abb. 4a). Eine normierte Stromkarte (Abb. 4b) bestätigt, dass diese Abweichungen räumlich mit gestressten Zellen korrelieren. Über 50 beprobte Zellen zeigen 90 % erhöhte ΔI/I nach dem Zyklieren, was eine kumulative Degradation der Lesestabilität belegt (Abb. 5a). Frische Zellen zeigen eine einpikige Stromverteilung (Abb. 5b), während gestresste Zellen bimodale oder multimodale Verteilungen aufweisen, indikativ für fallleninduzierte Stromzustände. Temperaturabhängigkeit folgt etablierter Fangkintetik: Fang- und Emissionszeiten nehmen mit steigender Temperatur ab, was RTN-Frequenz erhöht. Wenn die Temperatur von 0 °C auf 25 °C steigt, werden Schwankungen häufiger (Abb. 6). Bei 50 °C jedoch nimmt die Zwei-Zustand-Signatur ab, was thermisch aktiviertes Annealing von Fallen suggeriert, das RTN-Amplitude reduziert (Abb. 7a). Kumulative Verteilungen von ΔI/I vor Spannung, nach Spannung und post-Annealing zeigen, dass ein großer Anteil der Zellen nach Hochtemperatur-Backen zu nahe-ursprünglichen Rauschniveaus zurückkehrt (Abb. 7b). Weiteres Erhitzen auf 75 °C gefolgt von 30-minütigem Abkühlen stellt auch die Zellenleistung wieder her, wie in Abb. 8 demonstriert. Das Hochtemperatur-Backen stellt den leitenden Filament effektiv wieder her, indem es Sauerstoffvakanzen umverteilt, wodurch RTN gemildert und Mid-State-Stalling verhindert wird. Wir übersetzen dieses Bulk-Annealing in einen On-Chip-Ansatz: ein 1,5 mA Vorwärtsbias-Strom, angelegt für 10 s, erhitzt den TMO-Bereich lokal (Abb. 11a). Post-Anneal-Messungen zeigen eine drastische Reduktion von RTN, mit kumulativen Wahrscheinlichkeitskurven, die eng mit Frischzustands-Verhalten übereinstimmen (Abb. 11b). Diese On-Chip-Annealing-Methode bietet einen skalierbaren Pfad, um die FIND RRAM-Lebensdauer ohne Off-Chip-Thermalzyklen zu verlängern.

Schlussfolgerung

Unsere Studie bestätigt, dass Zyklus-Spannung RTN in FIND RRAM-Arrays verstärkt und die Lese-Strom-Stabilität degradiert. Hochtemperatur-Annealing – ob Bulk oder lokalisiertes On-Chip – neutralisiert die zugrundeliegenden Fallen effektiv und stellt die Leistung auf nahe-Frischzustands-Niveau wieder her. Dieser Ansatz bietet einen praktikablen Weg, um die Betriebslebensdauer von FinFET-basierten resistiven Speichern in skalierten CMOS-Technologien zu verlängern.

Abkürzungen

FIND RRAM

Fin-Feldeffekttransistor dielektrisches resistives Random-Access-Memory

HRS

Hochwiderstandszustand

LER

Kantenrauheit

LRS

Niedrigwiderstandszustand

RTN

Random Telegraph Noise

TMO

Übergangsmetalloxid