Volladdierer: Effiziente Multi-Bit-Binäraddierer konstruieren

Wenn Sie mehr als zwei Binärziffern addieren, reicht ein einzelner Halbaddierer nicht mehr aus. Der traditionelle Ansatz – für jede neue Breite eine Wahrheitstabelle zu erstellen – ist korrekt, aber langsam. Ein Volladdierer überwindet dies, indem er einen dritten Eingang, den Übertragseingang, verarbeitet, was das Design schnell und zuverlässig skalieren lässt.

Betrachten Sie eine Zwei-Bit-Addition:

 11 + 11 ------- 110 

Die mittlere Spalte erfordert drei Eingänge: a, b und den Übertragseingang Cin. Mit einem Zwei-Eingangs-Addierer als Baustein können wir einen Drei-Eingangs-Addierer konstruieren, der sowohl ein Summenbit als auch einen Übertragsausgang erzeugt.

Mathematisch gilt: Wenn Σ = a + b + C_in und Σ₁ = a + b, dann Σ = Σ₁ + C_in. Die untenstehenden Abbildungen illustrieren das Logikdiagramm für diese Konfiguration.

Betrachten wir die Wahrheitstabelle für eine Drei-Eingangs-Summe:

 Cin + a + b = ? 0 + 0 + 0 = 0 0 + 0 + 1 = 1 0 + 1 + 0 = 1 0 + 1 + 1 = 10 1 + 0 + 0 = 1 1 + 0 + 1 = 10 1 + 1 + 0 = 10 1 + 1 + 1 = 11 

Das niederwertige Bit wird korrekt durch das XOR der drei Eingänge erzeugt. Der höherwertige Übertrag tritt auf, wenn entweder a + b einen Übertrag erzeugt (C1) oder wenn a + b ein Summenbit produziert und der Übertragseingang eins ist. Daher ist die Übertragsausgangslogik Cout = C1 OR (Σ1 AND Cin).

In manchen Anwendungen eliminiert das Ersetzen des finalen ODER-Gatters durch ein XOR-Gatter ein Gatter ohne Funktionsänderung, was die Ausbreitungsverzögerung reduziert.

Durch Kaskadieren zweier Volladdierer können wir Zwei-Bit-Zahlen effizient addieren. Das folgende Diagramm zeigt die Verdrahtung zweier Volladdierer für einen 2-Bit-Addierer:

Hier sind A0 und A1 die nieder- und höherwertigen Bits von Operand A; entsprechend für B. Die Ausgänge Σ0 und Σ1 bilden die 2-Bit-Summe, und Cout propagiert zur nächsten Stufe.

Während ein 2-Bit-Addierer direkt aus Logikgattern gebaut werden kann, strafft die Verwendung von Volladdierern für beide Bit-Positionen größere Designs und erleichtert das Kaskadieren. Dieser Ansatz skaliert natürlich: Ein 4-Bit-Addierer besteht aus zwei 2-Bit-Addierern, die über den Übertrag verkettet sind; ein 8-Bit-Addierer aus zwei 4-Bit-Addierern, und so weiter.

Unten ein Beispiel für einen 8-Bit-Addierer, konstruiert aus Volladdierern:

Jeder „2+“-Block repräsentiert einen 2-Bit-Addierer, jeder „4+“-Block einen 4-Bit-Addierer, und der kombinierte 8-Bit-Addierer erzielt dasselbe Ergebnis wie ein monolithisches 8-Bit-Design. Der Kompromiss: Ein hierarchisches Design verursacht zusätzliche Ausbreitungsverzögerung durch die Übertragskette, während eine einstufige Summenprodukt-Implementierung schnelleres Timing auf Kosten höherer Designkomplexität bieten kann.

Für große kombinatorische Schaltungen wählen Designer typischerweise zwischen modularem Aufbau – einfacher zu designen, aber potenziell langsamer – und monolithischem Design – schnellere Ausbreitung, aber komplexere Synthese. Der Volladdierer-Ansatz exemplifiziert Modularität, inkrementelle Verifikation und Wiederverwendbarkeit.

Verwandtes Arbeitsblatt:

• Binärrechen-Schaltungen Arbeitsblatt