R/2nR DAC erklärt: Binär-gewichteter Digital-Analog-Wandler

Was ist eine R/2nR DAC-Schaltung?

Der R/2nR DAC – oft als binär-gewichteter DAC bezeichnet – ist eine spezialisierte Form des invertierenden Summierverstärkers. Er wandelt eine Menge binärer Eingangsspannungen in eine einzelne analoge Spannung um, deren Betrag proportional zur dargestellten Binärzahl ist.

Bei einem standardmäßigen invertierenden Summier-Operationsverstärker sind alle Eingangswiderstände gleich, sodass jeder Eingang gleich stark zum Ausgang beiträgt. Das R/2nR-Design weist absichtlich Widerstände zu, die einer Zweierpotenz-Reihe folgen (R, 2R, 4R, …), wodurch jedem nachfolgenden Bit halb so viel Einfluss zukommt wie dem vorherigen.

Diese Gewichtung entspricht den Stellenwerten binärer Ziffern und ermöglicht es der Schaltung, eine analoge Spannung zu erzeugen, die eine getreue lineare Repräsentation des digitalen Eingangs ist.

Veranschaulichendes Beispiel

Betrachten Sie einen 3-Bit-DAC mit Eingangswiderständen R, 2R und 4R, wie dargestellt:

Das Ansteuern jedes Eingangs mit einem Logikpegel (0 V oder Versorgungsspannung) ergibt die folgende Ausgangsspannungsfolge:

 -------------- | Binär | Ausgangsspannung | -------------- 
| 000 | 0,00 V | -------------- 
| 001 | -1,25 V | -------------- 
| 010 | -2,50 V | -------------- 
| 011 | -3,75 V | -------------- 
| 100 | -5,00 V | -------------- 
| 101 | -6,25 V | -------------- 
| 110 | -7,50 V | -------------- 
| 111 | -8,75 V | -------------- 

Jede Erhöhung der Binärzahl erzeugt einen 1,25 V-Schritt am Ausgang. Das Vorzeichen ist negativ, da der Op-Amp invertierend geschaltet ist.

Simulation der Schaltung

Das Design lässt sich mit einer einfachen SPICE-Simulation verifizieren. Für einen binären Eingang von 110 (wobei der erste Eingangsknoten an die positive Versorgung und der zweite an Masse gelegt wird), lautet der Netlist:

binary-weighted dac
v1 1 0 dc 5
rbogus 1 0 99k
r1 1 5 1k
r2 1 5 2k
r3 0 5 4k
rfeedbk 5 6 1k
e1 6 0 5 0 999k
.end
node voltage node voltage node voltage
(1) 5.0000 (5) 0.0000 (6) -7.5000

Der simulierte Ausgang erscheint an Knoten 6 und entspricht dem erwarteten –7,50 V für den Binärcode 110.

Anpassung des Ausgangsbereichs

Durch Ändern des Rückkopplungswiderstands lässt sich der DAC-Ausgangsbereich skalieren. Beispielsweise ergibt ein 800 Ω Rückkopplungswiderstand statt 1 kΩ:

Binär | Ausgangsspannung
-------|----------------
000    | 0,00 V
001    | -1,00 V
010    | -2,00 V
011    | -3,00 V
100    | -4,00 V
101    | -5,00 V
110    | -6,00 V
111    | -7,00 V

Skalierung auf höhere Auflösung

Das Hinzufügen weiterer Bits ist unkompliziert: zusätzliche Eingangswiderstände folgen der 2ⁿ-Folge. Das Schaltbild für einen 4-Bit-DAC ist:

Praktische Design-Überlegungen

• Alle digitalen Treiber müssen identische High- und Low-Pegel liefern (z. B. +5 V High, 0 V Low). Abweichungen verschlechtern die analoge Genauigkeit.
• CMOS-Logikgatter minimieren den von jedem Treiber benötigten Strom und wahren die Widerstandsverhältnisse.
• Widerstandswerte, die den Treiberstrom begrenzen, reduzieren Leistungsaufnahme und Wärme.
• Für Hochauflösungs-Anwendungen sind der Offset-Spannung und der Bias-Strom des Op-Amps zu beachten; diese können kleine, aber messbare Fehler einführen.

Wann einen R/2nR DAC einsetzen

Binär-gewichtete DACs eignen sich ideal für niedrige bis mittlere Auflösungen (bis ca. 8–10 Bit) in Audio-, Mess- und Steuerungssystemen, wo Einfachheit und Kosten entscheidend sind. Für höhere Auflösungen werden geschalteter-Kondensator- oder Sigma-Delta-DACs aufgrund ihrer überlegenen Linearität und Toleranz gegenüber Bauteilstreuungen bevorzugt.