Das D-Latch meistern: Ein sauberes 1-Bit-Speicherelement

In einem gated S-R-Latch erlaubt der Enable-Pin den Q- und Q̅-Ausgängen, unabhängig von den S- oder R-Signalen verriegelt zu bleiben. Durch Entfernen eines dieser Eingänge erhalten wir einen Multivibrator-Latch, der jeden illegalen Zustand eliminiert.

Eine solche Schaltung heißt D-Latch, und ihre interne Logik sieht so aus:

Hier wird der ursprüngliche R-Eingang durch das Inverse des ehemaligen S-Eingangs ersetzt, und die S-Leitung heißt nun D. Wenn der Enable (E) niedrig ist, ignoriert das Latch Änderungen an D und hält seinen letzten Wert. Mit E high folgt der Ausgang Q direkt D.

Da der R-Eingang eliminiert wird, tritt das D-Latch nie in einen ungültigen Zustand ein; Q und Q̅ sind immer komplementär.

Falls das obige Diagramm verwirrend ist, sollte das nächste das Konzept vereinfachen:

Wie sowohl das S-R- als auch das gated S-R-Latch kann die D-Latch-Schaltung als eigenes vorgefertigtes Bauelement mit Standardsymbol vorliegen:

Das D-Latch ist nichts weiter als ein gated S-R-Latch mit einem hinzugefügten Inverter, der R zum Komplement (Inversen) von S macht.

Lassen Sie uns das Leiterlogik-Äquivalent eines D-Latches erkunden, modifiziert vom grundlegenden Leiterdiagramm eines S-R-Latches:

Das D-Latch fungiert als 1-Bit-Speicherelement. Um einen Wert zu schreiben, setzen Sie Enable high und treiben D auf den gewünschten Logikpegel. Wenn Enable später gelöscht wird, behält das Latch diesen Wert bei und präsentiert ihn auf Q, während Q̅ das Komplement ausgibt.

Kernaussagen:

• Das D-Latch verhält sich wie ein S-R-Latch, aber mit einem einzigen Dateneingang. Wenn Enable aktiviert ist, setzt oder resettet das D-Signal direkt das Latch; bei deaktiviertem Enable bleibt der Ausgang unverändert.
• Es dient als 1-Bit-RAM-Zelle, die einen High- oder Low-Wert hält, wenn deaktiviert, und neue Daten auf D akzeptiert, wenn aktiviert.

Verwandte Arbeitsblätter:

• Latch-Schaltungen - D-Latch Arbeitsblatt