Delta-Sigma ADC: Oversampling für präzise Analog-Digital-Wandlung

Delta-Sigma (ΔΣ) Analog-Digital-Wandler (ADCs) repräsentieren eine anspruchsvolle Gerätefamilie, die kontinuierliche Spannungssignale in hochauflösende digitale Daten transformiert. In Mathematik und Physik steht der griechische Großbuchstabe Δ für Differenz oder Änderung, während Σ Summation bezeichnet. Die ΔΣ-Architektur nutzt diese Beziehung, indem sie kontinuierlich die Differenz zwischen Integratorausgang und null Volt misst und die resultierenden binären Samples summiert, um den ursprünglichen analogen Wert zu rekonstruieren.

Im Kern eines ΔΣ-Wandlers liegt ein Integrator, der die analoge Eingangsspannung empfängt. Ändert sich der Eingang, ramppt der Integratorausgang linear, wodurch eine Spannung entsteht, deren Steigung proportional zur Eingangsgröße ist. Ein Hochgeschwindigkeitskomparator misst dann, ob diese Rampe über oder unter Masse liegt, und erzeugt eine Einzelbit-Entscheidung (1-Bit-ADC) von „high“ oder „low“.

Der Komparatorausgang wird bei jedem Taktimpuls von einem D-Typ-Flip-Flop erfasst. Dieses gespeicherte Bit wird über einen zweiten Komparator in den Integrator zurückgeführt, der den 0-V/5-V-Logikpegel in ein bipolares ±V-Signal übersetzt. Ist die Integratorspannung positiv, drückt die Rückführung sie Richtung null; ist sie negativ, in die entgegengesetzte Richtung. Die Schleife jagt kontinuierlich den Punkt, an dem der Integratorausgang null Volt beträgt, und hält den Integrator so in einem ausbalancierten Zustand.

Schaltbild

Das Diagramm zeigt den summierenden Integrator links, gefolgt vom Komparator (1-Bit-ADC), dem D-Flip-Flop, das das Bit latcht, und schließlich dem Rückführkomparator, der den Logikpegel zurück in einen ±V-Antrieb für den Integrator wandelt.

Ausgangswellenformen

Bei null Volt Eingang hat der Integrator keinen Nettoantrieb, in eine Richtung zu rampen. Die Rückführschleife zwingt das Flip-Flop daher zur Oszillation zwischen High- und Low-Zustand, effektiv auf der Jagd nach null Volt. Diese Oszillation lässt sich in der folgenden Wellenform visualisieren:

Ein negativer analoger Eingang kippt die Integratorrampe in Richtung der positiven Seite. Die Rückführschleife kompensiert, indem sie den Anteil High-Bits im Ausgangsstrom erhöht, wie hier gezeigt:

Bei größerem negativem Eingang ramppt der Integrator noch steiler, was zu einer höheren Dichte an High-Bits führt:

Über ein vollständiges Abtastintervall steigt das Verhältnis der High-Bits mit der Betragsgröße der Eingangsspannung:

Um einen konventionellen parallelen Binärausgang zu erhalten, wird der serielle Bitstrom gemittelt – oft durch einen Zähler, der die Anzahl der High-Bits über eine feste Anzahl von Taktimpulsen zählt. Die resultierende Anzahl spiegelt direkt die Größe des analogen Eingangs wider.

Delta-Sigma-Wandler setzen häufig mehrere Integratorstufen oder Multi-Bit-Komparatoren ein, aber das Kernprinzip bleibt dasselbe: Oversampling. Durch Abtasten des Eingangs mit einer Rate weit über der Nyquist-Frequenz und Mitteln der vielen 1-Bit-Entscheidungen erreicht das System eine effektive Auflösung, die der eines einzelnen 8-Bit-ADCs entspricht oder diese übertrifft – wenn auch bei geringerem Durchsatz.

Zusammenfassend kombiniert die ΔΣ-ADC-Architektur eine einfache Integrator-Komparator-Schleife mit cleverem Oversampling, um hochauflösende digitale Repräsentationen analoger Signale zu liefern, wobei ein kompaktes und robustes Design für moderne eingebettete Systeme gewahrt bleibt.

ZUGEHÖRIGES ARBEITSBLATT:

• Analog-zu-Digital-Wandlung Arbeitsblatt