Der ultimative Leitfaden zur Vermeidung von Säurefallen in PCBs: Bewährte Strategien & Expertenrat

In meinen Anfängen als PCB-Designer machte ich viele Fehler. Zahlreiche Projekte scheiterten aufgrund von Säurefallen (Acid Traps) an Vias, die aus verschiedensten Gründen entstanden. Ich wusste, dass ich eine Lösung finden musste, um Säurefallen zu vermeiden – andernfalls riskierte ich, Kunden durch fehlerhafte Leiterplatten zu verlieren!

Im Internet fand ich nur wenige Ressourcen zu diesem Thema. Deshalb habe ich diesen Leitfaden erstellt, damit Sie alles über Säurefallen erfahren und lernen, wie man sie verhindert.

Was sind Säurefallen?

Eine Säurefalle ist ein häufiger Fehler, den viele PCB-Designer begehen – manchmal unbewusst. Dennoch beeinträchtigt sie die Leistung der Platine erheblich. Daher sollten Sie darauf achten, dass sich Säurefallen gar nicht erst bilden können.

Um zu verstehen, wie Säurefallen entstehen, müssen Sie einige Grundlagen des PCB-Ätzprozesses kennen.

Was ist PCB-Ätzen?

Bei der Leiterplattenherstellung wird eine Kupferschicht auf das Substrat aufgebracht – manchmal auf beiden Seiten. Das PCB-Ätzen ist der Prozess, bei dem überschüssiges Kupfer entfernt wird, sodass nur die benötigten Leiterbahnen zurückbleiben.

Für das Ätzen werden verschiedene Methoden eingesetzt, gängig sind Eisen(III)-chlorid, Salzsäure und andere saure Medien. Genau diese Ätzchemikalien sind die Ursache für Säurefallen.

Bestimmte Designbedingungen machen Säurefallen jedoch nahezu unvermeidbar.

Wann entstehen Säurefallen?

Im normalen Ätzprozess treten Säurefallen normalerweise nicht auf. Treffen Leiterbahnen jedoch in spitzen Winkeln aufeinander, bilden die entstandenen Ecken ideale Fallen für die Ätzsäure.

Die saure Ätzlösung bleibt in diesen Ecken länger als vorgesehen zurück. Durch die verlängerte Einwirkzeit wird das Kupfer angegriffen und die Platine defekt.

Zudem steigt die Gefahr von Kurzschlüssen, da offene Kupferstellen entstehen. Auch die Lebensdauer der PCB wird durch Säurefallen verkürzt.

Säurefallen können auch entstehen, wenn der Abstand zwischen Leiterbahn und Pad zu gering ist. Ein Mindestabstand von 3 Mil (ca. 0,076 mm) reduziert das Risiko drastisch. Besonders bei High-Density- und Mehrlagenplatinen ist die Gefahr erhöht.

Zudem kann das Ätzmittel den Photolack ablösen, was offene Schaltungen zur Folge hat.

Designer sollten ihre Layouts doppelt prüfen, um spitze Winkel zu vermeiden. Weitere Vermeidungsstrategien folgen in den nächsten Abschnitten.

Säurefallen hängen mit Vertiefungen zusammen, in denen sich die Säure sammelt. Im nächsten Kapitel gehen wir genauer auf diese „Säurefalle-Löcher“ ein.

Säurefalle-Loch (Acid Trap Hole)

Ein Säurefalle-Loch bezeichnet im Wesentlichen die Taschen oder Räume, in denen sich Säure während des Ätzens sammelt. Diese entstehen durch ungenaue Winkel von Leiterbahnen, die sich unter 90° treffen.

Auch zu geringe Abstände zwischen Leiterbahnen und Vias oder zwischen Pads und Bahnen können solche Fallen bilden. Bei doppelseitigen oder Mehrlagenplatinen können Säurefallen auf beiden Seiten auftreten.

Da sich ein einmal entstandenes Säurefalle-Loch nicht mehr beseitigen lässt, ist eine frühzeitige Erkennung im Design entscheidend. In den Abschnitten 6 und 7 zeigen wir, wie man gefährdete Stellen erkennt und vermeidet.

Zusätzliche Bohrungen mit Extravia

Je nach Design und Anwendung kann es möglich sein, ein oder zwei Bohrungen in und um das Säurefalle-Loch zu setzen.

Dadurch kann die Säure von der anderen Seite der Platine entweichen, ohne Leiterbahnen oder Bauteile zu beschädigen. Achten Sie darauf, dass die Bohrungen keine benötigten Spuren oder Pads durchtrennen. Bei doppelseitigen Platinen ist besondere Vorsicht geboten, da auch auf der Rückseite Leiterbahnen verlaufen. Am besten eignet sich diese Methode für einseitige PCBs.

Wichtige Fakten zu Säurefallen (Acid Trap IX)

• Säurefallen entstehen hauptsächlich dort, wo Leiterbahnen in spitzen Winkeln zusammentreffen.
• Zu enge Abstände zwischen Pads, Leiterbahnen und Vias begünstigen sie.
• Die Säure sammelt sich in den durch Bahnen und Pads gebildeten Ecken oder Löchern.
• Mit DRC- (Design Rule Check) und DFM-Tests (Design for Manufacturability) lassen sich Säurefallen im Design erkennen.
• Der effektivste Schutz ist der Einsatz fotoaktivierter Ätzmittel.
• Moderne Fertigungsverfahren minimieren das Risiko von Säurefallen.

Säurefallen sollten unbedingt vermieden werden! Sie korrodieren kontinuierlich verschiedene PCB-Teile und Bauteile. Im nächsten Kapitel betrachten wir die betroffenen Komponenten genauer.

Durch Säurefallen beschädigte PCB-Teile

Säurefallen lassen ätzende Chemikalien in Taschen verweilen, die langsam PCB-Bestandteile angreifen:

Kupferleiterbahnen

Als erstes werden die Kupferbahnen angegriffen. Die Säure unterätzt die Bahnen, wodurch isolierte Lücken und offene Schaltungen entstehen. Verbindungsprobleme und Kurzschlüsse sind die Folge. Zudem kann die Säure aus den Taschen austreten und weitere Bereiche beschädigen.

Vias

Säure kann aus der Falle zu den Vias wandern. Sind diese nicht ordnungsgemäß abgedeckt (getentet oder verstopft), werden sie angegriffen. Offene Vias erlauben der Säure, auf die Platinenrückseite zu gelangen und dort Spuren und Bauteile zu beschädigen. Eng beieinander liegende Vias sind besonders gefährdet.

Bauteil-Anschlüsse (Pads)

Erreicht die Säure die Lötpads, können die Anschlüsse der Bauteile korrodieren. Dies betrifft sowohl SMD- als auch THT-Bauteile.

Lötstoppmaske (Solder Mask)

Seltener, aber möglich: Die Lötstoppmaske kann durch Säureeinwirkung beschädigt werden. Die Platine wird dadurch Umwelteinflüssen ausgesetzt, was die Lebensdauer verkürzt. Optisch verliert die Platine ihre grüne Schutzschicht.

Wie man Säurefallen im PCB-Design vermeidet

Sie müssen sicherstellen, dass Ihr PCB-Design keine Gelegenheiten für Säurefallen bietet. Schließlich möchten Sie keine fehlerhaften Platinen ausliefern, die ihre erwartete Lebensdauer nicht erreichen.

Fehlerfreies Design sicherstellen

Der Hersteller muss prüfen, ob das PCB-Design frei von Fehlern ist, bevor es in die Fertigung geht. Spitzen Winkel und zu enge Leiterbahnabstände sind zu eliminieren.

Ein DFM-Test (Design for Manufacturability) deckt auch Probleme auf, die ein DRC nicht findet. Nutzen Sie verfügbare DFM-Tools, um Säurefallen und andere Fertigungsprobleme frühzeitig zu erkennen.

Gruppierte Vias reduzieren

Mehrere Vias eng beieinander um Leiterbahnen können Taschen bilden. Halten Sie ideale Abstände ein. Wenn der Platz extrem begrenzt ist, müssen andere Vermeidungsmaßnahmen greifen.

Fotoaktivierte Ätzmittel einsetzen

Der Ätzprozess lässt sich nicht eliminieren, aber man kann auf nicht-korrosive Alternativen setzen. Moderne Fertiger nutzen zunehmend fotoaktivierte Ätzmittel. Diese werden durch Licht hochaktiv und liefern saubere Kanten – selbst bei dicken Kupferschichten.

Selbst wenn solch ein Ätzmittel in Ecken gefangen wird, korrodiert es Kupfer und Substrat weit weniger als herkömmliche Säuren. Dies ist der einfachste Weg, Säurefallen vollständig auszuschließen.

PCB-Design-Fehler, die zu Säurefallen führen

Bereits während des Designs können Sie Säurefallen verhindern. Deshalb legen erfahrene Designer großen Wert auf sorgfältiges Layout und Prüfung vor der Fertigungsfreigabe.

Auf die Winkel achten

Vermeiden Sie spitze Winkel beim Verbinden von Leiterbahnen. Nutzen Sie rechte Winkel (90°) oder stumpfe Winkel, sodass keine säurefangenden Ecken entstehen.

Mindestabstand zwischen Pads und Leiterbahnen einhalten

Ein Abstand von mindestens 3 Mil schließt Säurefallen praktisch aus. Moderne Design-Software erlaubt, diesen Wert als Regel festzulegen.

Isolierte Kupferinseln entfernen

Isolierte Kupferflächen („Dead Copper“), die keine Funktion haben, werden manchmal aus Materialersparnis nicht geätzt. Sie verursachen jedoch Signalstörungen und dienen als ideale Säurefallen. Entfernen Sie sie konsequent – viele Tools bieten eine automatische „Remove Dead Copper“-Funktion.

Systemfehler im Design-Tool prüfen

Automatische Routing-Funktionen können unbeabsichtigt spitze Winkel erzeugen, wenn Regeln nicht korrekt definiert sind. Stellen Sie sicher, dass alle Design-Regeln (Clearance, Netze, Breiten) exakt eingestellt sind.

Design Rule Check (DRC) durchführen

Führen Sie den DRC Ihrer Design-Software regelmäßig aus – besonders bei High-Density- und Mehrlagenplatinen. Er prüft, ob alle Winkel und Abstände den Regeln entsprechen.

Arbeit doppelt und dreifach prüfen

Menschliche Fehler sind häufiger als man denkt. Verlassen Sie sich nicht allein auf DRC; das geschulte Auge erkennt Details, die Software übersehen kann. Kontrollieren Sie Ihr Layout während des Designs mehrfach – das verhindert nicht nur Säurefallen, sondern auch andere Fehler.

Fazit: Säurefallen beherrschen

Säurefallen sind heute seltener als in den 1990er-Jahren. Moderne Design-Tools erlauben Regeldefinitionen, die spitze Winkel beim automatischen Routing verhindern. DRC- und DFM-Checks vor der Fertigung schließen Säurefallen weitgehend aus.

Der Einsatz fotoaktivierter Ätzmittel ist eine weitere hocheffektive Maßnahme – sie sind nicht korrosiv und schützen Spuren und Bauteile.

Falls sich Säurefallen nicht vermeiden lassen: Bohren Sie ein oder zwei Vias nahe der Falle, damit die Säure entweichen kann. Kontaktieren Sie uns für hochwertige PCB-Fertigung ohne Säurefallen und andere Defekte. Sie erhalten voll funktionsfähige Platinen – garantiert.