6 Schlüsselprobleme bei PCB-Vias auf High-Frequency-Boards und deren Vermeidung

PCB-Vias beeinträchtigen Signalintegrität

Normalfall: Signalrouting so, dass Rückstrom durch Ground-Plane direkt unter der Leitung fließt (idealerweise). Entspricht balancierter, impedanzkontrollierter Übertragungsleitung. Kommt PCB-Via dazwischen: Rückstrom muss Übergangspfad selbst finden – Layer wechseln, zum nächstgelegenen geerdeten Via.

Zusätzliche Distanz des Rückstroms → Verzögerung des HF-Signals. Ursache: induktive Schleife durch zusätzliche PCB-Vias. Nicht nur das: unerwünschte Signale akkumulieren auf dieser Route.

Vias degradieren Signalintegrität weiter durch lange Delays & signifikante Rise/Fall-Zeiten. S-Parameter analysieren Via-Effekt auf Signalintegrität: reflektieren Eigenschaften aller Kanalkomponenten (Versagen, Dämpfung, Reflexion).

Signalintegrität verbessern: Via-Anzahl bei HF-Signalen minimieren → schneller Rise Time, kürzerer Delay. Kleinere Vias → kürzerer Delay, aber geringer Einfluss auf Rise Time. Via-Länge reduzieren → schneller Rise Time, weniger Delay.

PCB-Vias behindern Hochfrequenzsignale

Via-Funktion analog Notabfluss: Wasser fließt zylindrisch um Pfropfen von flacher Fläche – nicht teleportiert. Via zwingt Strom vom flachen Kupferleiter in ringförmigen Pfad um Bohrung.

Senke = nicht-leitender Kern (Luft). Strom durch metallischen Ring um Loch gezwungen. Via verweigert Stromfluss → verhält sich wie parasitäre Induktivität → beeinträchtigt HF-Signalperformance.

Galvanische Beschichtung auf Vias dünn → hoher Widerstand. Tragen nicht viel Strom. Mehrere Vias nötig für hohen Stromfluss (z. B. Layer-übergreifend). Platzverschwendung.

Positiv: Online-Via-Rechner. Via-Dimensionen eingeben → Gesamtwiderstand, Stromtragfähigkeit, weitere Parameter.

HF-PCB-Vias erfordern spezielles Testen & Design

Mehr Vias im Design → Probleme für PCB-Hersteller. Prozesskontrolle für Standard-PCBs ungeeignet für Via-Verzinnungs-Qualitätskontrolle.

Anders ausgedrückt: HF-Vias nicht präzise vorhersagbar ohne strenge Prozesskontrolle in Entwicklung. Erfordert zusätzlichen Design- & Testaufwand für effizientes HF-PCB-Finalassembly.

Hersteller nutzen automatisierte Bohrmaschinen → höhere Via-Fertigungskosten (nicht direkt auf Rechnung sichtbar). Empfehlung: Kupferleitung bei HF-Signalen auf gleicher Lage halten.

PCB-Vias führen zu Impedanz-Mismatch

Mehr Vias bei HF → Impedanz-Mismatch. Impedanzdiskontinuität → Reflexionen. Analogie: Glasfaserkabel (Licht ↔ Elektronen). Glattes Kabel: Licht tritt ein, tritt aus. Bruch im Kabel → Rückreflexion. In Leitern dasselbe – nur unsichtbar. Impedanzmatching Pflicht.

Impedanzmatching abhängig von: Abstand zu anderen Spuren, Spurenbreite, etc. Via = Impedanzsprung (Breite/Abstand/Parameter ändern sich sprunghaft). Resultat: Teilreflexion, evtl. RFI-Vibration, Störungen.

PCB-Vias vergrößern PCB-Größe

Hauptproblem: Vias vergrößern PCB. Bedeuten signifikanten Platzbedarf → größere PCB für alle Bauteile. Beispiel: 3 Through-Hole-Vias → nur 4 Copper Pads platzierbar. Ersetzt man ein Through-Hole durch Blind Via oder entfernt es → 6 Pads möglich. Mehr Through-Holes → mehr Pads, große BGA-Bauteile platzierbar. Aber: PCB-Größe & Kosten steigen.

Größenwachstum auch durch Strombelastbarkeit: Vias tragen wenig Hochstrom. HF-Signale mit Hochstrom → multiple Vias nötig → Kapazität steigt, aber PCB-Abstand wächst.

PCB-Vias erhöhen parasitäre Induktivität & Kapazität

Vias haben parasitäre L & C wie Leiterbahnen. Berechnung:

Kapazität: C_p = 1,41·ε·t·d_v / (D_SM − D_V)
Induktivität: L = 5,08·l · [ln(4·l/D_V) + 1]

D_SM = Lötstoppmasken-Durchmesser, D_V = Via-Durchmesser, t = PCB-Dicke, ε = relativer Dielektrizitätswert, l = Via-Länge.

Zusätzliche L & C degradieren Signalintegrität (lange Delays, signifikante Rise/Fall). Bei niedrigen Frequenzen vernachlässigbar – bei HF-PCBs kritisch.

Parasitäre Kapazität reduzieren: kleineres Dk (Dielektrikum), dünnere PCB, Kupferabscheidung vom Pad weg durch größere Lötstoppmaske. Parasitäre Induktivität reduzieren: dünnere PCB, parallele Vias designen.

Via ändert Stufenfunktion der Leiterbahn-Impedanz. Typischer Impedanzabfall ~10 % (abhängig von PCB-Dicke, Via-Größe).

Zusammenfassung

Empfehlung: PCB-Vias & Layerwechsel vermeiden wo möglich – Signalverzerrung verhindern. Keine Vias bei HF-Taktübertragung. Unnötige Pads auf Vias entfernen (Parallelplattenkapazität).

Wenn Via-Anzahl > 0 unvermeidbar: Design für niedrige L & C. Kleine Vias → niedrigere Kapazität. Großer Durchmesser + kurze Länge → niedrigere Induktivität. Parasitäre Parameter niedrig halten → schädliche Effekte vermeiden.

Benötigen Sie HF-PCB-Fertigung? Kontaktieren Sie uns – WellPCB liefert Technologie, Materialien, Qualitätservice. Nur eine E-Mail entfernt. Jetzt Rat einholen!