Kompaktes Flyback-Leistungsmodul für RFID-Reader designen

Schaltnetzteil-Technologie entwickelt sich Richtung Miniaturisierung, High-Frequency, High-Efficiency durch hochintegrierte Chips. Hochintegrierte Control-Chips vereinfachen Peripheriekomponenten; Design-Software erleichtert Schaltnetzteil-Design. Doch hohe Integration → niedrige Designfreiheit, geringe Chip-Verfügbarkeit, niedriger Preis. Herstellersoftware simuliert nur bestimmte Chips. Praktisch entscheidend: Schaltnetzteil passend zu Produktanforderungen mit exzellenten Laufbedingungen designen. Basierend auf RFID-Powermodul-Anforderung: 220 VAC → 0,5 VDC (sic – vermutlich 5 VDC, Original: 0,5 VDC), Abmessung 88×70 mm. Lese-Strom ~1,5 A → max. Ausgangsstrom 3 A.

Bei miniaturisiertem Low-Power-Design: Nach Erickson R W Theorie ist Power Switch Availability von Flyback (0,385) > Normal Shock/Full Bridge/Half Bridge (0,353). Daher Flyback-Converter gewählt. Unter Berücksichtigung Feedback-Design und Current-Mode-Controller: PWM-Chip UC3842 gewählt.

Mit UC3842: Peripherie-Schaltung relativ einfach. Current-Mode-PWM-Struktur eliminiert Doppelpol durch Induktivität im Loop → Feedback-Loop-Design stark vereinfacht. Output-Feedback: TL431 (Shunt-Regulator) + Optokoppler. UC3842-Design: Module im Flyback unabhängig designen, Fokus auf Adjacent-Circuit und Feedback, andere vernachlässigt. Beispiel: Extra-Element-Theorem (Dr. Middlebrook) – Input-Impedanz Input-Filter ≪ Input-Impedanz Converter, sonst Fluktuation. Dieses Design diskutiert Adjacent-Circuit: Input-Filter, Slope-Compensation, Ground-Circuit. Schema via Saber-Simulation bestimmt; Kompatibilität/Stabilität via RFID-Debugging verifiziert.

Grundtheorie Flyback-Schaltnetzteil

Grunddesign: VAC → VDC für IC-Power; DC → HFAC → DC Output. Feedback stabilisiert Output-Spannung aus Output-DC-Sample und Input-IC-Control-Switch. Theorie Abb. 1.

Current-Mode-Double-Closed-Loop in Flyback-Control-Converter. Flyback-Merkmal: Switch geschlossen → Induktivitätsenergie Primärseite versorgt Last via Rectifier-Diode; Switch offen → Energie in Transformator-Spule gespeichert, Output durch Output-Capacitor-Energie. Schaltbild Flyback Abb. 2.

Output-Spannung via R₁, R₂ < V_ref → Error steigt via Error Amp, Switch Q₁ öffnet. Primär-Induktivität/Strom steigen mit Steigung (V_g - V_on)/L_m. Sampling-R_s wandelt Primärstrom in Sampling-Spannung. Vergleich Sampling-Spannung vs. Error-Voltage: Sampling-Spannung > Error → Low Level Output, Switch schließt bis nächster Clock. Flyback braucht keinen Output-Power-Induktor – Transformator-Induktivität direkt für Power → einfache Topologie. Control: UC3842 + Peripherie.

Current-Mode PWM Chip UC3842

Control-CPU: PWM-Chip UC3842, Fixed-Frequency/Current-Mode, integriert: Oszillator, Error Amp, PWM Comparator, SR Flip-Flop. Features: Under-Voltage/Over-Current Protection, Totem-Pole Output, 500 kHz, Start-Strom <1 mA, Max Output 1 A.

Pin-Funktionen:

• Pin 7: Supply. >16 V (Slow-Start-Threshold) → Schmitt-Trigger High.
• Pin 8: 5 V Reference vom Regulator. <10 V → Schmitt-Trigger Low, Under-Voltage Lockout. Interner Zener begrenzt Max Input auf 36 V.
• Pin 4: C_t via externes RC; Pin 8: R_t, C_t bestimmen Oszillatorfrequenz via internen Current Source.
• Pin 2: Inverting Input Error Amp; Pin 1: Output Error Amp (Compensation).
• Pin 3: Current Sense – Duty Cycle via Error Amp Output. Pin 3 > 1 V → Current Flow stop.
• Pin 6: Totem-Pole Output, Max 1 A, beschleunigt Switch-Schließung.

Flyback-Schaltnetzteil-Control-Design

Control-Schema Abb. 3. Meiste Control-Funktionen in UC3842 integriert; wenige externe Bauteile für Required Control. Module: Start-Schaltung, Frequenzdesign, Schutzschaltung, Treiberschaltung, Slope-Compensation.

Start-Schaltung und Frequenzdesign

Start: Pin 7 >16 V. Systemstart: Power an Pin 7 via Aux-Winding. Arbeitsfrequenz: Timing-C/R zwischen Pin 8 und 4. Pin 8 (5 V Ref) → R₉ → C₁₅. C₁₅ erzeugt Sägezahn via internen Current Source → Dead-Time von PWM-Output. Dead-Time < 5 % Oszillationsperiode. Aus Timing: C₁₅ = 3,3 nF, f = 47 kHz. Formel f_osc = 1,7/(R_ref × C₁₅) → R₉ = 11 kΩ (Original: 11 kHz – Einheit korrigiert).

Current-Foldback-Schaltung

Chip wandelt Primär-Induktorstrom in Output-Spannung von Voltage/Error Amp via PWM Comparator durch Over-Current-Sense-R. Pin 3 > 1 V → Output Breakdown. Peak-Induktorstrom 1 A → R₁₃ = 1 Ω. Fehlerabschaltung durch Primär-Peak verhindern: R₁₁, C₁₄ filtern Peak (~100 ns). R₁₁=1 kΩ, C₁₄=500 pF → τ=RC=500 ns.

MOS-Tube-Treiberschaltung

Verantwortlich für exzellentes PWM-Waveform, besonders Fallflanke. Serie Pin 6 – Gate-R₆ reduziert HF-Parasiten-Fluktuation durch MOS-Input-Capacitance und Serien-Leitungsinduktivität. R₆ klein (10–20 Ω). R₈ = 15 kΩ als Gate-Bleeder-Widerstand.

Slope-Compensation

Peak-Current-Mode: Peak-Induktorstrom konstant, Average nicht. Duty-Cycle-Änderung → Average-Änderung. Inner Loop sichert Peak, nicht korrekten Average kompatibel zu Output-Voltage → Output-Voltage driftet. Duty > 50 % → Induktorstrom-Fluktuation → Oszillation. Slope-Compensation nötig. Upper-Slope-Compensation: Positive-Slope-Voltage auf Current-Sample-Signal stacken. Kapazitive Kompensation: C₅₁=100 pF zwischen Pin 3 und 4; Oszillator-Signal versorgt C₅₁ und Pin 3 via Kapazität. Kleines C (pF-Range) vermeidet Oszillator-Strom-Anziehung, zu große Negative Spannung an Pin 3.

Peripherie-Schaltungsdesign Flyback-Schaltnetzteil

EMI- und Rectifier-Filter-Schaltung

Input-Stage: EMI-Filter gegen HF-Stromnetz-Störung und HF-Switch→Netz-Einfluss. Common EMI-Filter Abb. 4.

• C₁: Stromnetz-Input; C₂: Device-Input → Differential-Mode eliminieren.
• L: Common-Mode-Choke-Richtung → Common-Mode filtern; C₁₆, C₁₇ zu Ground → Common-Mode filtern.

Leckstrom C₁₆, C₁₇: I_leak = 2πfCV . Zwei identische C: I_leak = 4πfCV . f=50 Hz, C=4400 pF (gesamt zu Ground), V=110 V (Ground-Voltage) → I_leak=0,15 mA → kompatibel mit 220 VAC Safety Standard. Amplitude ; Output DCV . Diode Reverse-Breakdown: . C=Filter-C, R_L=Load. Größere Zeitkonstante R_L·C → glattere Kapazität → besserer Filter. Diode 1N4007 (hohe Sperrspannung).

Oszillation durch Filter-Output-Impedanz und Converter-Input-Impedanz

Inkompatibilität Converter-Input-Impedanz vs. Filter-Output-Impedanz → Oszillation. Converter-Input-Impedanz = negativer Widerstand (-V_out/I_out) . Filter = LC-Filter, Transferfunktion mit ESR von L/C . System-Konstant-Oszillation-Bedingung: . Nur wenn Converter-Input-Impedanz < berechnete Filter-Oszillations-Output-Impedanz → Dämpfungskoeffizient positiv → stabil. Sonst Fluktuation.

Snubber-Schaltung

Primärseitig RCD-Snubber an Transformator gegen Switch-Off-Overvoltage. Output: Schottky-Diode gegen Hard-Breakdown → Output-Snubber (Abb. 5).

MOS-Off: Primärstrom i_d lädt parasitäre Leckage-Induktivitäts-Kapazität via Primär-Leckageinduktivität. HF-Spannung kann Switch-Spannung > Sperrspannung treiben → Breakdown. RCD-Snubber = Voltage-Clamp-Pfad. Fast-Recovery FR107 (hohe Spannung), RCD-R=5 kΩ, C=3300 pF.

Input offen, MOS on: Spannung an Output-Schottky (V_D = V_O + I_O×R₃) . Hard-Breakdown MOS → Diode-Breakdown. RC-Snubber: V_D = V_O + I_O×R₃. 2SK792 t_on=55 ns; SB540 V_RRM=60 V; V_O=5 V, I_max=3 A → R_max=18,33 Ω . R=18 Ω, C=560 pF → ESR=18,06 Ω.

Output-Schaltungsdesign

Rectification: Schottky-Diode; Filter: Low-ESR-Cap → äquivalenter ESR reduziert Output-Ripple (Abb. 6).

Output-Sampling: R₅, R₁₂ Differential. R₁₂ via TL431-Output-Current (1,5 µA). Strom durch R₁₂ > 100× TL431-Input-Current gegen Ratio/Noise-Einfluss. R_low < 2,5/150µA = 16,6 kΩ. TL431 Working Current 1–100 mA. Bei ~0 Strom durch R₅: 1 mA an TL431 via R₁₄ (R₁₄ < U_f/1mA). PC817B: U_f=1,15 V → R₁₄=1 kΩ (<1,15 kΩ).

PC817B Transistor-Kurven: I_F≈7 mA → I_C≈7 mA, Emitter-Spannung linear (breiter Bereich) mit UC3842-Comp. CTR 1,3–2,6. Worst Case CTR=1,3 → I_F,max = I_C/1,3 = 5,38 mA. R₄ < (5 - U_ka - U_f)/5,38mA = (5-1,15-2,5)/5,38mA = 250 Ω. TL431 Max 150 mA; PC817 Max 50 mA → R₄ Max Current 50 mA → R₄ > (5-1,15-2,5)/50mA = 27 Ω. R₄ Range: 27–250 Ω → 150 Ω gewählt.

Ground-Schaltungsdesign

Transformator = Ground-Isolator Cold/Hot Ground. Primärseitig Hot Ground → Loop via Stromnetz. Sekundär: Cold Ground + Ground Loop. Safety-Cap Y: C₁₆, C₁₇ verbinden Null/Phase mit Frame-Ground → Common-Mode filtern. C₁₈ zwischen Hot/Cold Ground transformiert Sekundär-Noise in Primär-Kurzschluss → reduziert abgestrahlte EM-Wellen.

Weiterführende Ressourcen

• Comprehensive Introduction of IoT Based on RFID
• Design of High-Power PCB in High Temperature Environment
• How to Defeat Control Power Supply Grounding Defects Based on Insulation Reduction in PCB Design
• Discussion on Power and Ground in Electromagnetic Compatibility of PCB
• How to Analyze and Prohibit Impedance of High-Speed PCB Power
• Aluminum Backed PCBs: The Solution to High Power and Tight Tolerance Applications
• Full Feature PCB Manufacturing Service von PCBCart – Mehrere Mehrwertoptionen
• Advanced PCB Assembly Service von PCBCart – Ab 1 Stück