Die häufigsten PCB-Design-Fallen, die Ingenieure vermeiden müssen

Ingenieurfehler lassen sich nie ganz vermeiden. Glauben Sie nicht, dass diese Fehler für niedriges Niveau oder mangelnde Exzellenz im PCB-Design stehen. Die meisten Fehler, die Ingenieure machen, resultieren aus übermäßiger Berücksichtigung von Systemeffizienz, Signalintegrität, geringem Energieverbrauch und Kosteneinsparung. Anders gesagt: Diese Fehler resultieren aus „gutem Willen“. Daher ist Bewusstsein für diesen „guten Willen“ und die rechtzeitige Vermeidung dieser Fehler von großem Nutzen für den reibungslosen Ablauf Ihrer Projekte.

Systemeffizienz

Fehler 1: Willkürlicher CPU-Wechsel

Manche Ingenieure sehen, dass eine CPU mit 100 MHz Grundtakt nur 70 % Auslastung hat, und wollen auf 200 MHz upgraden. Tatsächlich hängt die Systemverarbeitungskapazität von vielen Faktoren ab – im Kommunikationsbereich liegt das Flaschenhals oft im Speicher. Trotz hoher CPU-Geschwindigkeit bleibt der externe Zugriff bei niedriger Geschwindigkeit ein Flaschenhals.

Fehler 2: Größerer Cache = höhere Systemgeschwindigkeit

Cache-Verbesserung führt nicht zwingend zu höherer Systemleistung. Manchmal führt Deaktivierung des Caches zu höherer Geschwindigkeit als dessen Nutzung, da Daten, die in den Cache verschoben werden, mehrfach angewendet werden müssen, um die Systemeffizienz zu steigern. Daher wird generell nur der Befehls-Cache aktiviert, während der Daten-Cache – falls aktiviert – nur auf partiellen Speicherplatz beschränkt wird.

Fehler 3: Glauben, Interrupts seien schneller als Polling

Interrupts haben starke Instantaneität, sind aber nicht notwendigerweise schneller. Bei zu vielen Interrupt-Aufgaben bricht das System durch Unterbrechungsdiskontinuität schnell zusammen. Bei vielen häufigen Aufgaben wird viel CPU-Leistung für Interrupt-Overhead aufgewendet, wodurch die Systemeffizienz extrem sinkt. Wird stattdessen Polling angewendet, verbessert sich die Systemeffizienz erheblich. Manchmal erfüllt Polling jedoch nicht die Instantaneitätsanforderung – die beste Methode ist Polling innerhalb des Interrupts anzuwenden.

Fehler 4: Timing an Speicherschnittstellen muss nicht angepasst werden

Standardwerte an Speicherschnittstellen werden durch die konservativsten Parameter bestimmt. In der Praxis sollten sie entsprechend Bus-Betriebsfrequenz und Wartezeit sinnvoll modifiziert werden. Manchmal kann Frequenzsenkung die Effizienz verbessern.

Fehler 5: Mehr CPUs erhöhen die Verarbeitungskapazität

Man sagt: „Zwei Köpfe sind besser als einer.“ Für CPUs ist das meist nicht wahr. Die CPU-Anzahl kann erst bestimmt werden, wenn das System vollständig verstanden ist, da Koordination zwischen CPUs viel kosten kann.

Signalintegrität

Fehler 1: Übermäßiges Vertrauen in Simulationsdaten

Simulation kann nie die Realität vollständig abbilden; Unterschiede können selbst bei gleichen Produkten im gleichen Los auftreten. Zudem berücksichtigt Simulation nicht alle Möglichkeiten – besonders Übersprechen. Simulationsergebnisse dienen nur als Referenz.

Fehler 2: Digitale Signalflanken sollten so steil wie möglich sein

Je steiler die Flanke, desto breiter das Spektrum und desto mehr Energie im Hochfrequenzbereich. Gleichzeitig erzeugen Hochfrequenzsignale mehr Strahlung und stören andere Signale mit schlechter Übertragungsqualität auf Leitungen. Daher sollten Low-Speed-Chips so oft wie möglich eingesetzt werden.

Fehler 3: Entkopplungskondensatoren so viele wie möglich

Generell: Je mehr Entkopplungskondensatoren, desto stabiler die Spannung. Zu viele Kondensatoren führen jedoch zu Nachteilen: Kostenverschwendung, schwieriges Routing, zu großer Einschaltstromimpuls. Der Schlüssel zum Entkopplungsdesign liegt in korrekter Auswahl und Platzierung.

Energieverbrauch

Fehler 1: Energieverbrauch bei 220-V-Versorgung vernachlässigen

Ziel von Low-Power-Design ist nicht nur Stromsparen, sondern auch Kostensenkung bei Leistungsmodul und Kühlsystem. Es ist offensichtlich unzureichend, nur die Stromversorgung bei Energieverbrauchsbetrachtung zu beachten, da Energieverbrauchmostly durch Strommenge und Bauteiltemperatur bestimmt wird.

Fehler 2: Alle Bussignale sollten durch Widerstände gepullt werden

Manchmal müssen Signale gepullt werden – aber nicht alle. Der Strom bei reinem Pull-up/-down beträgt nur Zehner Mikroampere, während das Pull-up/-down eines getriebenen Signals Milliampere erreicht. Werden alle Signale per Widerstand gepullt, wird mehr Energie an Widerständen verbraucht.

Fehler 3: Ungenutzte I/O-Schnittstellen ungenutzt lassen

Ungenutzte I/Os an CPU und FPGA können bei geringster externer Störung zu oszillierenden Eingangssignalen werden. Der Energieverbrauch von MOS-Bauteilen hängt im Wesentlichen von Gate-Umschaltzeiten ab. Die beste Lösung: Diese Schnittstellen als Ausgänge konfigurieren, die nicht mit getriebenen Signalen verbunden sein dürfen.

Fehler 4: Energieverbrauch kleiner Chips nicht berücksichtigen

Energieverbrauch einfacher Chips im System ist schwer zu bestimmen, da er generell vom Pin-Strom abhängt. Beispiel: ABT16244 verbraucht ohne Last <1 mA. Jeder Pin kann jedoch 60 mA Last treiben – bei Volllast erreicht der Maximalverbrauch 960 mA. Ein riesiger Unterschied.

Fehler 5: Überschwingen durch perfektes Matching eliminieren

Überschwingen existiert bei fast allen Signalen außer speziellen wie 100BASE-T oder CML. Matching ist nicht nötig, solange es nicht zu groß ist. Matching stellt extreme Anforderungen: TTL-Ausgangsimpedanz <50 Ω, manche sogar 20 Ω – großes Matching würde Strom so groß machen, dass Energieverbrauch inakzeptabel wird. Zudem wird Signalamplitude so klein, dass sie unbrauchbar wird. Übrigens: Ausgangsimpedanz unterscheidet sich bei High- und Low-Level – perfektes Matching ist nie erreichbar. Daher ist Matching bei TTL, LVDS, 422 für Überschwingen akzeptabel – die beste Lösung.

Fehler 6: Energieverbrauchsprobleme nur der Hardware zuschreiben

In einem System baut die Hardware die Bühne, die Software spielt das Stück. Jeder Chip-Zugriff und jede Signalumschaltung wird nahezu durch Software gesteuert. Geeignete Softwaremaßnahmen tragen erheblich zur Energieverbrauchsreduzierung bei.

Kosteneinsparung

Fehler 1: Widerstandstoleranz von Pull-up/-down-Widerständen vernachlässigen

Manche Ingenieure glauben, Toleranz bei Pull-up/-down-Widerständen spiele keine Rolle. Beispiel: wahllos 5 kΩ wählen, da leicht zu berechnen. Tatsächlich existiert 5 kΩ im Bauteilemarkt nicht – der Nächste ist 4,99 kΩ (1 % Toleranz) und 5,1 kΩ (5 %), deren Kosten jeweils vierfach bzw. doppelt so hoch sind wie 4,7 kΩ (20 %). 20 %-Widerstände gibt es nur in 1 k, 1,5 k, 2,2 k, 3,3 k, 4,7 k, 6,8 k. 4,99 k oder 5,1 k mit 1 % vs. 4,7 k mit 20 % – erstere sind offensichtlich kosteneffektiver.

Fehler 2: Willkürliche Auswahl der Anzeige-LED-Farbe

Manche Ingenieure wählen LED-Farbe nach Geschmack. Rot, Grün, Gelb, Orange sind seit Jahren ausgereift, extrem günstig. Blaue LEDs haben geringere Technologiereife, niedrigere Lieferzuverlässigkeit, vier- bis fünfmal höheren Preis. Bisher werden blaue LEDs nur dort eingesetzt, wo andere Farben nicht ersetzbar sind – z. B. Videosignal-Anzeige.

Fehler 3: CPLD nur für „High-End“ einsetzen

Manche nutzen CPLD statt 74er-Gatterlogik für „High-End“. Das erhöht Kosten und erzeugt massiven Aufwand in Fertigung und Dokumentation.

Fehler 4: Nach schnellstem MEM, CPU, FPGA streben

Bei hohen Systemanforderungen denken Ingenieure, alle Chips müssten schnellste sein – MEM, CPU, FPGA. Tatsächlich arbeiten in High-Speed-Systemen nicht alle Teile hochschnell. Zudem erhöht Komponentengeschwindigkeit Kosten und stört Signalintegrität massiv.

Fehler 5: Nur auf Autorouting verlassen

Bei niedrigen Designanforderungen verlassen sich manche auf Autorouting. Dieses erzeugt größere PCB-Fläche und vielfach mehr Durchkontaktierungen (Vias) als manuelles Routing. Da Leiterbahnbreite und Via-Anzahl direkt PCB-Ausbeute und Bohrerverbrauch beeinflussen, steigen Kosten stark. Zur Kostenkontrolle ist manuelles Routing optimal.

Senden Sie Ihre PCB-Design-Dateien und erhalten Sie schnell und kosteneffizient hochwertige Leiterplatten!

Als einer der führenden chinesischen PCB-Hersteller mit über einem Jahrzehnt Erfahrung in der Elektronikindustrie ist PCBCart voll in der Lage, jedes kundenspezifische Design schnell in Leiterplatten mit allen erwarteten Funktionen und Leistungen umzusetzen. Wir erfüllen auch spezielle Kundenanforderungen – besonders bei Lieferzeit, Budgetkontrolle und kundenspezifischen Tests. Klicken Sie unten für PCB-Kosten oder kontaktieren Sie uns für weitere Informationen und manuelle Angebote.

Weiterführende Ressourcen

• Die wichtigsten PCB-Design-Regeln, die Sie kennen müssen
• Häufige PCB-Design-Probleme
• Mögliche Probleme und Lösungen im PCB-Design-Prozess
• Wie man hochwertige PCBs designed
• Full Feature PCB Manufacturing Service von PCBCart – Mehrere Mehrwertoptionen
• Advanced PCB Assembly Service von PCBCart – Ab 1 Stück