PCB-EMC-Design: Erfolgreiche Erstmusterung garantieren

Als Trägerplatine für elektronische Bauteile stellt die Leiterplatte (PCB) die elektrische Verbindung zwischen den Komponenten her und bildet das Fundament jedes elektronischen Geräts. Ihre Leistungsfähigkeit und Qualität bestimmen direkt die Performance des Endprodukts. Mit der rasanten Entwicklung der Mikroelektronik arbeiten immer mehr elektronische Systeme in unmittelbarer Nachbarschaft, wodurch sich gegenseitige Störungen verstärken. Zudem führt die steigende Packungsdichte auf der PCB dazu, dass das Layout entscheidend für Störaussendung und Störfestigkeit wird. Neben Bauteilauswahl und Schaltungstopologie sind daher ein durchdachtes Komponentenlayout und sorgfältiges Routing unverzichtbar für optimale EMC-Eigenschaften (ElectroMagnetic Compatibility).

Was ist EMC?

EMC bezeichnet die Fähigkeit eines Geräts oder Systems, in seiner elektromagnetischen Umgebung fehlerfrei zu funktionieren, ohne selbst unzulässige elektromagnetische Störungen an andere Geräte abzugeben. Hauptursachen für EMI (ElectroMagnetic Interference) sind extrem hohe Arbeitsfrequenzen sowie ungeeignetes Layout oder Routing. Angesichts unvermeidbarer Hochfrequenzanteile müssen Designer bei der PCB-Entwicklung besonderen Wert auf Komponentenplatzierung, Leiterführung, Stromversorgungs- und Erdungsdesign legen. Je nach Schichtanzahl der Platine sind unterschiedliche Designaspekte zu beachten, um optimale Ergebnisse zu erzielen.

Störquellen im Detail

Differentialmode- und Commonmode-Ströme

a. Übertragungsarten

Jeder Stromkreis weist sowohl Differenzialmode- (DM) als auch Commonmode-Ströme (CM) auf. Beide bestimmen den Grad der HF-Aussendung. DM-Signale transportieren Nutzinformationen, während CM-Ströme – oft als Nebenprodukt von DM-Strömen – die Hauptquelle für EMC-Probleme darstellen. DM-Übertragung erfolgt zwischen zwei Leitern, CM-Übertragung zwischen Leiter und Masse/Erde.

Die maximale Feldstärke eines geschlossenen Stromkreises berechnet sich nach:

E = max. Feldstärke (µV/m), r = Abstand zur Messantenne (m), f = Frequenz (MHz), I_s = Strom (mA), A = Schleifenfläche (cm²).

Die Feldstärke ist direkt proportional zur Schleifenfläche. Zur Reduktion der DM-Aussendung muss die Schleifenfläche minimiert werden (neben der Stromreduktion).

b. CM-Strahlung

CM-Strahlung entsteht durch Spannungsabfälle, die Teile des Massepotenzials über das Referenzpotenzial anheben. Kabel an einem beeinträchtigten Masseystem wirken als Antenne. Die Fernfeldkomponente folgt:

K = Übertragungskoeffizient, I = CM-Strom (A), l = Kabellänge (m), f = Frequenz (MHz), r = Abstand (m).

Feldstärke ist proportional zur Kabellänge. CM-Reduktion erfordert Verringerung von CM-Strom und Kabellänge.

c. Umwandlung zwischen CM und DM

Unterschiedliche Impedanzen zweier Signalleitungen (durch parasitäre Kapazitäten/Induktivitäten bedingt) wandeln DM in CM und umgekehrt. Für die meisten PCB-Layouts sollten parasitäre Elemente minimiert werden, um solche Umwandlungen zu vermeiden. Empfindliche Schaltungen müssen symmetrisch aufgebaut werden, damit die parasitären Kapazitäten jedes Leiters gegenüber Masse ausgeglichen sind.

d. Allgemeine Gegenmaßnahmen

Das Grundprinzip zur Unterdrückung von CM/DM-Störungen und HF-Aussendung ist die Kompensation oder Minimierung der Stromschleifen. Fließende Ströme erzeugen Magnetfelder, die zusammen mit elektrischen Feldern HF-Energie abstrahlen. Werden die Magnetfeldlinien kompensiert oder minimiert, entfällt die Strahlungsquelle. Konkrete Maßnahmen folgen in den Design-Regeln.

Übersprechen (Crosstalk)

Crosstalk ist die unerwünschte elektromagnetische Kopplung zwischen Leiterbahnen, Kabelbäumen oder Bauteilen. Als Hauptübertragungsweg für EMI verursacht es Störungen zwischen Signalleitungen. Man unterscheidet kapazitive Kopplung (Leiter über Referenzebene) und induktive Kopplung (physisch nah beieinander liegende Leiter). Bei parallelen Leitungen treten Vorwärts- und Rückwärtsübersprechen auf; bei PCBs ist Rückwärtsübersprechen kritischer. Höhere Impedanz zwischen Stromversorgung und betroffener Leitung erhöht das Übersprechen. Induktives Übersprechen lässt sich durch größeren Kantenzwischenabstand oder geringeren Abstand zur Referenzebene reduzieren.

Digitalsignal-Spektralanalyse

a. Digitalsignale

Digitalsignale sind im Idealfall Rechtecksignale, zusammengesetzt aus Grundwelle und vielen Oberschwingungen. Die Fourier-Transformation liefert das Frequenzspektrum. Kürzere Pulswiederholperioden bedeuten höhere Grund- und Oberschwingungsfrequenzen. Theoretisch unendlicher Oberschwingungsanteil bei null Flankensteilzeit; real existieren jedoch endliche Anstiegs-/Abfallzeiten (Trapezform).

b. Zeit-/Frequenzbereich-Umwandlung

Die Fourier-Zerlegung eines Rechteckpulses in Kosinus-/Sinusschwingungen folgt:

AD_n = Amplitude der n-ten Oberschwingung, n = Ordnungszahl, w = Kreisfrequenz.

Entkopplung und Erdung

a. Entkopplungsdesign

Ein Tiefpass aus Induktivität und Kapazität filtert HF-Störungen. Parasitäre Leitungsinduktivitäten verlangsamen die Stromversorgung, sodass Treiberstrombedarf bei Schaltflanken nicht sofort gedeckt wird. Richtig platzierte Entkopplungskondensatoren (nutzen Energiespeicherfunktion von L und C) liefern den benötigten Spitzenstrom. In DC-Schleifen verursachen Lastwechsel Spannungsrauschen; Entkopplungskondensatoren unterdrücken dieses Rauschen.

b. Erdungsdesign

Für elektronische Geräte ist Erdung eine zentrale Methode zur Störbeherrschung. Korrekt kombiniert mit Schirmmaßnahmen löst sie die meisten Störprobleme.

Komponentenlayout und Routing

Das Schaltungslayout bestimmt direkt EMI-Pegel und Störfestigkeit. Gutes Layout steigert nicht nur die Schaltungseffizienz, sondern verbessert die EMC des Gesamtsystems. Höhere Arbeitsfrequenz → höhere Geschwindigkeit → breiteres Signalspektrum → stärkerer HF-Anteil → stärkere Störungen. Nach Frequenz: HF-Schaltung → MF-Schaltung → NF-Schaltung. Nach Logikgeschwindigkeit: High-Speed → Mid-Speed → Low-Speed. Das Layout sollte dieser Hierarchie folgen.

Neben Frequenz/Geschwindigkeit können auch Funktion und Bautyp als Klassifizierungskriterium dienen. Detaillierte Maßnahmen folgen im nächsten Abschnitt.

PCB-Design-Regeln für EMC

Basierend auf den identifizierten Störquellen werden folgende Design-Regeln für erfolgreiche EMC empfohlen.

Flächenlayout (Board-Level)

• Platinengröße: Zu groß → lange Leitungen, höhere Impedanz, geringere Störfestigkeit, höhere Kosten. Zu klein → thermische Probleme, Crosstalk. Empfohlen: Rechteckformat, Seitenverhältnis 3:2 oder 4:3. Ab 200×150 mm mechanische Stabilität prüfen. Herstellergrenzen beachten (z. B. PCBCart: min 6×6 mm, max 600×700 mm).
• Partitionierung: Digitale, analoge und Störquellen-Schaltungen getrennt platzieren. HF- von NF-Schaltungen isolieren. Starke/Schwache Signale und Signalflussrichtung beachten.
• Zentrierung auf Kernbauteil: Funktionsblöcke um ihr zentrales IC herum kompakt und gleichorientiert anordnen. Störempfindliche Bauteile nicht nebeneinander platzieren.
• Abstände: Empfindliche Signale weit von Leistungsteilen und Hochspannungsbereichen. Keine Sensorsignalleitungen über Leistungskomponenten führen. Thermisch empfindliche Bauteile fern von Wärmequellen, an kühlsten Stellen platzieren.
• Potenzialdifferenzen: Ausreichender Abstand zwischen Bauteilen mit hohem Spannungsunterschied (Kurzschlussvermeidung). Hochleistungsbauteile an unzugänglichen Stellen, isoliert.
• Vias reduzieren: Jedes Via bringt ~0,5 pF Parasitärkapazität → weniger Vias = höhere Geschwindigkeit.

Bauteilplatzierung

• ICs gegenüber Diskretbauteilen bevorzugen (besseres Gehäuse, weniger Lötstellen, niedrigere Ausfallrate).
• Bauteile mit langsameren Signalflanken wählen, um HF-Anteile zu reduzieren.
• SMD-Technologie verkürzt Leiterbahnen, senkt Impedanz, verbessert EMC.
• Nach Funktionstyp gruppieren; inkompatible Bauteile räumlich trennen.
• Bauteile > 15 g vor dem Löten mechanisch fixieren. Große, schwere, wärmeentwickelnde Bauteile nicht auf der PCB, sondern im Gehäuseboden montieren; thermische Entkopplung sicherstellen.
• Einstellbare Bauteile (Potis, Spulen, Varicaps, Mikroschalter) nach Systemanforderung platzieren: intern justierbar → auf PCB; extern justierbar → an Gehäusezugang.

Routing-Design (Leiterführung)

Allgemeine Routing-Reihenfolge:

Wichtige Detailregeln:

1. Multilayer nutzen: Innere Lagen als Power/Ground-Planes → niedrigere Impedanz, gemeinsame Impedanz minimiert, gleichmäßige Masseebene für Signale, erhöhte verteilte Kapazität Signal-Masse → Strahlungsreduktion.
2. Niedrige HF-Impedanz: Versorgungs-, Masse- und Signalleitungen kurz, dick, gleichmäßig verlegen. Bei hohen Frequenzen wirken sie als Antennen; Impedanzreduzierung wirkt besser als nachträgliche Filterkondensatoren.
3. Schleifenfläche minimieren: Signal- und Rückleiter eng nebeneinander (kurz, gerade).
4. Taktgenerator nah an Takteingänge.
5. Quarzgehäuse auf Masse.
6. Taktbereich von Masseleitungen umgeben, Taktsignale so kurz wie möglich.
7. 45°-Ecken statt 90°-Ecken (reduziert HF-Kopplung/Aussendung).
8. Einpunkt-Erdung/-Versorgung bei 1-/2-Lagen-Boards; Leiter so dick wie möglich.
9. I/O-Treiber nah an Steckverbinder am Boardrand.
10. Kritische Leitungen dick, beidseitig Guard-Ground; High-Speed kurz und gerade.
11. Bauteilanschlüsse kurz halten (besonders Entkopplungskondensatoren → SMD ohne Drähte).
12. A/D-Wandler: Digitale und analoge Masse nicht kreuzen.
13. Takt, Bus, Chip-Select fern von I/O-Leitungen/Steckverbindern.
14. Analoge Eingänge/Referenzspannungen fern von digitalen Signalen (insb. Takt).
15. Taktleitungen orthogonal zu I/O (besser als parallel); Takt-Pins fern von I/O-Kabeln.
16. Keine Leitungen unter Quarz oder rauschempfindlichen Bauteilen.
17. Keine Stromschleifen um Schwachsignal-/NF-Schaltungen; falls unvermeidbar: minimal halten.
18. Keine Signalschleifen; falls nötig: minimal dimensionieren.

Leiterbahndesign (Trace Routing)

• Gleiche Stromrichtung, entgegengesetzte Phasen parallel führen → magnetische Felder kompensieren sich.
• Stetige Leiterbreite, keine abrupten Änderungen, Ecken > 90° vermeiden.
• Taktsignale sind Haupt-EMI-Quelle → nah an Masseführung routen.
• Bus-Treiber direkt neben dem zu treibenden Bus; bei Off-Board-Leitungen Treiber nah an Steckverbinder.
• Taktsignale, Zeilen-/Bustreiber führen große Transientenströme → Leitungen so kurz wie möglich. Diskret: ~1,5 mm Breite; IC: 0,2–1,0 mm.
• Großflächiges Kupfer an thermischen Bauteilen/hohem Strom vermeiden (Ausdehnung/Ablösung). Falls nötig: Gitterstruktur (Gasentweichung).
• Via-Durchmesser im Pad passend zum Bauteilpin; zu große Pads → Kalte Lötstellen.

Stromversorgungsdesign

Schlechtes Power-Design erzeugt starkes Rauschen und mindert Performance. Zwei Hauptursachen für instabile Versorgung:

1. Hohe transiente Wechselströme bei High-Speed-Schaltung.
2. Induktivität im Rückstrompfad.

Daher muss Power Integrity im PCB-Design voll berücksichtigt werden, zusätzlich folgende Regeln:

a. Power Decoupling / Filterung

Entkopplungskondensatoren 0,01–0,1 µF direkt an IC-Versorgungspins reduzieren Board-weites Rauschen und Spitzenströme. Je niedriger die Entkopplungskapazität (bei erfüllter Stromkompensation), desto besser. SMD-Kondensatoren (geringe Leitinduktivität) optimal.

Effektivste Filterung: Filter an AC-Eingangsleitung. Ein-/Ausgänge des Filters von verschiedenen Board-Seiten, kurze Leitungen, um Kopplung/Schleifen zu vermeiden.

b. Spannungsschutz

Überstromschutz (Sicherung), Unterspannungsalarm, Soft-Start, Überspannungsschutz. Sicherung im Power-Bereich; Eingangsspannung so dimensionieren, dass Schmelzen der Sicherung andere Module nicht beeinträchtigt (Pufferkondensator). Überspannungsschutz durch Gasableiter/Varistoren zwischen Versorgungsleitung und Massepotenzial (Potenzialausgleich).

Masse-Design (Ground Design)

Masseleitungen haben – trotz definierten Bezugspotenzials – unvermeidbare Potentialunterschiede. Messungen zwischen verschiedenen Massepunkten zeigen Differenzen, die Schaltfehler verursachen können. Hauptursache für EMI durch Masse ist die Impedanz der Masseleitungen. Fließender Strom erzeugt Spannung (Massenrauschen), treibt Masseschleifenströme an → Masseschleifenstörungen. Gemeinsame Masseleitung zweier Schaltungen → gemeinsame Impedanzkopplung.

Lösungen für Masseschleifen: Schleifenunterbrechung, Impedanz in Schleife erhöhen, symmetrische Schaltungen. Gegen gemeinsame Impedanzkopplung: Impedanz der gemeinsamen Masse minimieren oder Parallel-Einpunkt-Erdung.

a. Trennung Digital-/Analogmasse

Vorhandensein sowohl analoger als auch linearer Schaltungen → galvanische Trennung. NF-Schaltungen: bevorzugt Parallel-Einpunkt-Erdung; bei Routing-Problemen partiell Reihenerdung vor Parallelschaltung. HF-Schaltungen: Mehrpunkt-Reihenerdung, kurze dicke Masseleitungen, flächiges Gitterkupfer um HF-Bauteile.

b. Masseleitungen so dick wie möglich

Doppelte Stromtragfähigkeit gegenüber zulässigem PCB-Strom → höhere Störfestigkeit. Bei Kupferflächen: „Dead Copper“ vermeiden. Gleichartige Kupferflächen über dicke Leiter verbinden → Massequalität sichern, Rauschen reduzieren.

c. Geschlossener Massekreis bei reinen Digitalschaltungen

Ringförmige Masseführung erhöht Störfestigkeit.

PCB-Schichtanzahl und EMC-Design

Passende Layer-Anzahl

• 1-/2-Lagen: Mittel/Niedrigdichte, niedrige Integrität. Kostengetrieben in Consumer-Elektronik weit verbreitet. Strukturbedingt hohe EMI-Emission und -Empfindlichkeit.
• Multilayer (≥ 4 Lagen): Hochdichte, High-Integrity-Chip-Schaltungen. Bei hoher Signalfrequenz und hoher Bauteildichte mind. 4 Lagen. Power/Ground-Planes gezielt einsetzen, Abstand Signal-Masse reduzieren → alle Schleifenflächen drastisch verkleinern. Aus EMC-Sicht: Multilayer reduziert Strahlung effektiv, verbessert Störfestigkeit.

Single-Layer PCB Design

Typischer Einsatz bei wenigen hundert kHz. Viele HF-Designbedingungen nicht erfüllbar (fehlender HF-Rückweg, Hauteffekt, unvermeidbare Magnet-/Schleifenantennen). Daher empfindlich gegen RF-Störungen (ESD, Burst, HF-Strahlung/-Leitung). Signalintegrität und Terminierung unbeachtet. Priorität: 1. Power/Ground-Design, 2. Kritische Signale direkt an Masseleitung, 3. Übrige Leitungen. Maßnahmen:

• Power/Ground entlang Gehäusemassepunkte im kritischen Signalnetz.
• Routing nach Teilfunktionen; kritische Bauteile/I/O/Steckverbinder priorisieren.
• Alle Bauteile kritischer Signalnetze benachbart platzieren.
• Mehrere Massepunkte: untereinander verbinden, Verbindungsmethode definieren.
• Übrige Leitungen: HF-feste Leitungen als „Mini-Pass“ mit klarem HF-Rückweg.

Double-/Multi-Layer PCB Design

• Wichtige Power-Plane direkt neben zugehöriger Ground-Plane → Kopplungskapazität, zusammen mit Entkopplungskondensatoren Impedanzsenkung + Filterwirkung.
• Kritische Signale auf angrenzenden Lagen dürfen Spaltungsbereiche nicht kreuzen (vergrößert Schleife, erhöht Strahlung/Empfindlichkeit).
• Kritische Signale (Takt, HF, High-Speed) benötigen angrenzende Masseplane. Signalplane neben Groundplane = optimale Routing-Ebene (minimale Schleife, Abschirmung).
• Power-Plane meist kleiner als Ground-Plane (20H-Regel beachten).

EMC-Design für PCBs resultiert aus Komplexität von Technik, Wissen und Erfahrung. Die hier aufgeführten Regeln bieten grundlegende, konzeptionelle Leitlinien für Ingenieure, um beim ersten Anlauf EMC-Erfolg zu sichern. Tatsächlich erfordert exzellentes EMC-Design, dass Ingenieure so viele Einflussfaktoren wie möglich in das Board-Design einbeziehen und wissen, wie sie darauf reagieren.

Weiterführende Ressourcen

• Umfassendste Einführung in EMI/EMC automatisierte Tools
• PCB-Layout-Einfluss auf EMC-Performance elektronischer Produkte
• PCB-Partitionierungs-Design-Regeln zur EMC-Verbesserung
• PCB-Design für HF-Schaltungen und elektromagnetische Verträglichkeit
• Drei Design-Überlegungen für EMC von Laptop-PCBs
• Full-Feature PCB Manufacturing Service von PCBCart
• Advanced PCB Assembly Service von PCBCart – ab 1 Stück