Bewährte High-Speed-PCB-Layout-Tipps für zuverlässige Designs

Die meisten PCB-Designs starten mit einem korrekten, verifizierten Schaltplan. Die harte Arbeit: Schaltplan in finales PCB überführen. Oft funktioniert das PCB nicht, obwohl der Schaltplan sorgfältig entworfen wurde. Selbst verifizierte Simulationen berücksichtigen nicht, dass PCB-Layout-Spezifika unvorhergesehene Fehlerquellen in die Implementierung einbringen. Besonders bei neueren, schnelleren Bauteilen mit höheren Taktraten. Auch Datenübertragungsgeschwindigkeiten zwischen Bausteinen steigen stetig und unterliegen denselben Fehlerquellen. Diese Geschwindigkeitssteigerungen lassen kleine, im Layout inhärente Kapazitäts- und Induktivitätswerte die PCB-Implementierung scheitern.

Neben Funktionalität sind Strahlstörausstrahlungstoleranz und -emission entscheidend für Design-Freigabe. Bei High-Speed-Signalen in der nächsten PCB-Anwendung muss daher große Sorgfalt auf EMV-Minderung gelegt werden.

Beispiele High-Speed-Signale: Taktsignale, High-Speed-Kommunikationsports. Mit einfachen Regeln lassen sich Signalintegrität und EMV-Pegel des nächsten Designs verbessern – ohne komplexe mathematische Modelle oder teure Simulationswerkzeuge. Dieser Artikel stellt solche einfachen Regeln vor.

Hintergrund

Diskussion von High-Speed-Layout-Fehlerquellen und zugehörigen Konzepten; nächste Sektion: allgemeine Regeln zur Minderung.

1. Elektromagnetische Störung (EMI) & Elektromagnetische Verträglichkeit (EMV)

EMI = Hochfrequenzrauschen, das Gerätebetrieb stört. EMV = Begrenzung der von einem Gerät emittierten EMI. Alle Geräte emittieren und absorbieren EMI. PCB-Designer-Ziel: beide Größen auf vernünftige Niveaus reduzieren. Zu beachten: FCC- und CISPR-Standards für zulässige EMI-Emissionen.

2. Taktsignale

Taktsignale (treiben Mikroprozessoren, Kommunikationsports) sollten ideale Rechteckwellen sein – sind es in Realität nicht. Sie sind Kombination aus Nenn-Taktfrequenz und Harmonischen darüber. EMI muss sowohl an Taktfrequenz als auch an Harmonischen darüber betrachtet werden.

3. Übertragungsleitungen

Bei höheren Frequenzen treten Übertragungsleitungseffekte auch auf PCB-Ebene auf. Immer wenn Signalfrequenz Wellenlänge in Größenordnung der PCB-Leiterbahn erzeugt, muss charakteristische Impedanz der Spur berücksichtigt werden, um Reflexionen durch Impedanzmismatch zu vermeiden. Allgemein: PCB-Designer muss Impedanz der Spuren an Transceiver anpassen. Microstrip (Spur definierter Breite über Spannungsebene) oder Stripline (Spur zwischen zwei Spannungsebenen) sind gängige Methoden zur Impedanzkontrolle auf PCB-Übertragungsleitungsebene.

Transceiver haben oft hochohmige Eingänge. Dann muss Anschluss-Spur so terminiert werden, dass sie charakteristische Impedanz der angeschlossenen Übertragungsleitung matcht. Mehrere gängige Terminierungstechniken – Recherche dem Leser überlassen (Artikelumfang).

4. Übersprechen (Crosstalk)

Zwei benachbarte Spuren sind induktiv und kapazitiv gekoppelt (Crosstalk) – kann Betrieb des einen durch den anderen beeinträchtigen. Grundlegendste Beseitigung: Spuren durch größeren Abstand trennen. Crosstalk kann auch durch Spannungsebenen zur Unterdrückung gemindert werden.

5. Differenzialsigale

Weitere Rauschbehandlung im Kommunikationspfad: Differenzialsigale. Gleich und entgegengesetzt im Potenzial. Zwei Spuren tragen Signal; Signalwert = Potentialdifferenz, nicht Absolutpotenzial. Damit immun gegen Crosstalk und effektiv immun gegen abgestrahltes Rauschen.

6. Rückstrom & Schleifenflächen

Bei High-Frequency-Layouts muss Rückweg des Signals betrachtet werden. DC: Rückweg = Pfad geringsten Widerstands. AC: Rückweg = Pfad geringster Impedanz. Ergebnis: Rückweg eines High-Frequency-Signals liegt direkt neben dessen Spur. Normalerweise kein Problem, wenn Spur über Masseebene routed. Problem: Masseebene unter Signalleitung unterbrochen → Unterbrechung des Rückwegs = Schleife. Schleifen vermeiden – effektivere EMI-Strahler, negativ für EMV.

Praktische Design-Tipps

Nach Diskussion der High-Speed-Signal-Rauschquellen: konkrete Layout-Tipps.

Vor nächstem High-Speed-PCB-Design: Gesamteanforderungen prüfen. Gute Fragen: Höchstfrequenz im System? Microstrip oder Stripline für nötige Rauschunterdrückung? Empfindliche Signale? Minimale Toleranzen des PCB-Herstellers? Empfindliche Verbindungen zwischen Funktionsgruppen? Mit Antworten: Board-Stackup und -Zusammensetzung grob bestimmen.

1. Board-Stackup (Layer-Aufbau)

Grundlegendste Überlegung für neues Schaltungsdesign. Keine empfindlichen Signale → 2-Lagen-PCB oft okay. Strip-Lines nötig → 6-Lagen-Stackup. 4-Lagen-PCB guter Kompromiss.

Weitere Überlegung: Spannungsebenen sehr nah beieinander → Bedarf an kleinen Entkopplungskondensatoren reduzierbar. Schließlich: Quellen und Senken von High-Speed-Signalen nah beieinander auf PCB platzieren → großen Teil EMI/EMV dieser Signale eliminieren.

2. Spannungs- und Masseebenen

Grundvoraussetzung High-Speed-Design: vollständige Masseebene. Vollständige Spannungsebene ebenfalls vorteilhaft, erfordert ≥4-Lagen-Stackup. Vorteilhaft: Signalleitungen nah an Spannungsebenen → Stackup-Entscheidung beeinflussen.

Bei Aufteilung von Spannungsebenen: High-Speed-Signale haben Rückstrom folgend Pfad geringster Impedanz (nicht Widerstand). Rückweg zwischen Quelle und Senke nicht unterbrechen. Falls Masseebene unterbrochen werden muss: Signalleitungen nicht über Bruch routen. Falls doch: Masseebene entlang Signalleitung mit 0-Ohm-Widerstand wieder verbinden. Kurz: Möglichst uniforme, ununterbrochene Masse-/Spannungsebenen.

3. Weitere Themen

Entkopplungskondensatoren wichtig für niederohmige Pfade zu Masse/Spannung für High-Frequency-Signale. Allgemein: Mehrere Kondensatorwerte für Rauschunterdrückung über Frequenzbereich. Platzierung: kleinsten Wert dem zu schützenden Baustein am nächsten, dann größere Werte. Kondensator zwischen Baustein und der entkoppelten Spannungsebene platzieren – stellt sicher, dass Baustein tatsächlich entkoppelt wird.

Weitere Tipps:
• Spuren-Ecken abrunden reduziert EMI-Strahlung – abrupte Änderungen erhöhen Kapazität und verursachen High-Speed-Reflexionen.
• Crosstalk minimieren: Spuren (auch auf verschiedenen Lagen) im rechten Winkel kreuzen.
• Vias in Signalleitungen vermeiden. Vias ändern charakteristische Impedanz, verursachen Reflexionen. Bei Differenzialspuren mit Vias: in beide Spuren platzieren für gleichmäßigen Effekt.
• Stub durch Vias beachten. Blind/Buried Vias statt konventioneller Vias erwägen.
• Verzögerungen bei verteilter Taktslösung beachten. Verzweigungen vermeiden, Spur-Längen vom Takt zu angeschlossenen Bausteinen matchen. Takttreiber oft ratsam.

Weiterführende Ressourcen
• Forschung zu High-Speed PCB Design in eingebetteten Anwendungssystemen
• Differential-Isometrische Verarbeitung & Simulationsverifikation High-Speed PCB Design
• Image Planes für High-Speed PCBs designen
• High-Speed PCB Design Herausforderungen Signalintegrität & Lösungen
• Unterdrückungsmethode Signalreflexion High-Speed PCB Layout
• Signalintegritätsanalyse & PCB-Design High-Speed Digital-Analog Mischschaltung
• Vollumfänglicher PCB-Fertigungsservice PCBCart – Mehrere Mehrwert-Optionen
• Fortschrittlicher PCB-Bestückungsservice PCBCart – Ab 1 Stück