RISC-V International und CHIPS Alliance arbeiten bei OmniXtend zusammen

RISC-V International und CHIPS Alliance haben eine gemeinsame Zusammenarbeit angekündigt, um die Spezifikation und das Protokoll von OmniXtend Cache Coherency zu aktualisieren und Entwicklertools für OmniXtend zu entwickeln.

Als Teil der Zusammenarbeit haben RISC-V International und CHIPS Alliance eine neue OmniXtend-Arbeitsgruppe gebildet, die sich auf die Schaffung eines offenen, Cache-kohärenten, einheitlichen Speicherstandards für Multicore-Rechenarchitekturen konzentrieren wird. OmniXtend ist ein vollständig offenes Netzwerkprotokoll für den direkten Austausch von Kohärenznachrichten mit Prozessor-Caches, Speichercontrollern und verschiedenen Beschleunigern und bietet eine effiziente Möglichkeit, neue Beschleuniger, Speicher- und Speichergeräte an RISC-V-Systeme auf dem Chip (SoCs) anzuschließen. Es kann verwendet werden, um RISC-V-Systeme mit mehreren Sockeln zu erstellen.

Die Gruppe wird die OmniXtend-Spezifikation und das Protokoll aktualisieren, Architektursimulationsmodelle und eine Referenzimplementierung auf Register-Transfer-Ebene (RTL) erstellen sowie eine Verifikations-Workbench erstellen. Diese Tools für einen offenen, standardisierten Unified Memory Coherency Bus, der OmniXtend nutzt, werden es Designern erleichtern, OmniXtend für datenzentrierte Anwendungen zu nutzen.

„Da RISC-V International implementierungsunabhängige Spezifikationen und Ökosystemkomponenten entwickelt, ist es für uns eine wichtige Priorität sicherzustellen, dass alles, was wir entwickeln, mit neuen und etablierten Standards funktioniert. Die gemeinsame Arbeitsgruppe wird mit verschiedenen RISC-V-Gruppen zusammenarbeiten, um das OmniXtend-Protokoll mit Schwerpunkt auf Cache-Management zu überprüfen und der Kohärenzunterstützung für RISC-V-Mitglieder besondere Aufmerksamkeit zu schenken“, sagte Mark Himelstein, CTO bei RISC-V International. „Als Ergebnis dieser gemeinsamen Bemühungen verfügt die RISC-V-Community über die Tools, die sie benötigt, um einen offenen, kohärenten, einheitlichen Speicherstandard für alle Arten von datenzentrierten Anwendungen zu nutzen.“

„Die neu gegründete OmniXtend-Arbeitsgruppe wird den Standard für offene, kohärente heterogene Rechenarchitekturen setzen. Wir planen, eine Mischung aus Hardware-IP-Blöcken zu ermöglichen, um Entwicklern mehr Designflexibilität zu geben, damit sie auswählen können, was für ihre spezifischen Anwendungsanforderungen am besten geeignet ist“, sagte Rob Mains, General Manager bei CHIPS Alliance. „Wir ermutigen die RISC-V-Community, sich an dieser wichtigen Initiative zu beteiligen, die mit OmniXtend neue Designmöglichkeiten eröffnen wird.“

Beschleunigter Architekturerweiterungsprozess

Letzten Monat hat RISC-V International es einfacher gemacht, kleine Vorschläge für Architekturerweiterungen mit einem Fast-Track-Prozess zu standardisieren. Dieser Fast-Track-Prozess ist ein Mittel, um eine relativ kleine Architekturerweiterung zu erstellen, ohne eine Aufgabengruppe zu erstellen. Die vorgeschlagene Erweiterung sollte unkompliziert sein und für einen erheblichen Teil der RISC-V-Gemeinschaft von Wert sein. Es sollte ein spezifisches und eindeutiges Problem oder Bedürfnis ansprechen, sich sauber in die vorhandene Architektur und aktuelle solide Erweiterungsentwürfe einfügen und nicht Gegenstand von Streitigkeiten sein.

Der „Fast Track Architecture Extension Process“ (Fast Track) definiert den Prozess zur Entwicklung und Standardisierung von Architekturerweiterungen, die bestimmte Kriterien erfüllen, und bietet gleichzeitig eine angemessene Qualitätskontrolle unter Aufsicht und Genehmigung des zuständigen RISC-V-Ständigen Ausschusses. Sobald eine Verlängerung zur Prüfung eingereicht wurde, wird sie einer internen Überprüfung unterzogen, bevor ein 45-tägiger öffentlicher Überprüfungsprozess eingeleitet wird.

Himelstein kommentierte:„Das Fast Track-System ermöglicht es uns, schneller auf die Bedürfnisse der RISC-V-Community einzugehen, da die Vielfalt der RISC-V-Lösungen und -Anwendungen exponentiell wächst.“

Die ZiHintPause-Erweiterung, die es Ingenieuren ermöglicht, den Energieverbrauch ihrer Konstruktionen zu senken, ist die erste, die im Rahmen dieses neuen Verfahrens ratifiziert wurde. Die Erweiterung trägt auch dazu bei, die Leistung von Spin-Wait-Schleifen zu verbessern und ermöglicht es Multithread-Kernen, Erweiterungsressourcen vorübergehend aufzugeben. Die ZiHintPause-Erweiterung fügt dem ISA einen einzelnen PAUSE-Befehl (als HINT-Befehl codiert) hinzu. Himelstein sagte:„Die Ratifizierung von ZiHintPause zeigt, wie dieser vereinfachte Prozess die Überprüfung wichtiger Erweiterungen erheblich beschleunigt, während gleichzeitig der Hauptnutzer der Offenheit von RISC-V mit einer öffentlichen Überprüfungsphase beibehalten wird.“

„Dies ist eine wichtige Erweiterung für die RISC-V ISA, daher freuen wir uns, dass ZiHintPause schnell ratifiziert werden konnte und nun für die gesamte RISC-V-Community verfügbar ist“, sagte Greg Favor, Mitbegründer und CTO, Ventana Micro Systems. „Fast Track hält die notwendigen Prüfungen und Abwägungen aufrecht, um sicherzustellen, dass Erweiterungen richtig entworfen sind und dem Architekturansatz von RISC-V entsprechen, und ebnet gleichzeitig den Weg für RISC-V International, seinen Satz standardisierter Erweiterungen schnell zu erweitern.“

Verwandte Inhalte :

• Das Rätsel um benutzerdefinierte Erweiterungen im RISC-V-SoC-Design lösen
• Telink SoC verwendet RISC-V P-Erweiterung für AI/ML auf Edge-Geräten
• Open-Source-GPU baut auf RISC-V auf
• Micro Magic RISC-V-Kern liefert 110.000 CoreMarks/Watt
• RISC-V-Gipfel:Highlights der Agenda
• Imperas erweitert den RISC-V-Referenzsimulator für die abdeckungsgesteuerte Verifizierungsanalyse