RISC-V International und CHIPS Alliance gründen OmniXtend-Arbeitsgruppe für Cache-Kohärenz-Standards

RISC-V International und die CHIPS Alliance haben eine gemeinsame Zusammenarbeit angekündigt, um die OmniXtend-Cache-Kohärenz-Spezifikation und das Protokoll zu aktualisieren und Entwickler-Tools für den neuen Standard zu schaffen.

Eine neue OmniXtend-Arbeitsgruppe wurde gebildet, um einen offenen, cache-kohärenten, vereinheitlichten Speicherstandard für Multicore-Compute-Architekturen zu schaffen. OmniXtend ist ein vollständig offenes Netzwerkprotokoll, das Kohärenz-Nachrichten direkt mit Prozessor-Caches, Speichercontrollern und verschiedenen Beschleunigern austauscht und so eine effiziente Möglichkeit bietet, neue Beschleuniger, Speicher- und Speichergeräte an RISC-V-Systeme auf Chip (SoCs) anzubinden. Es kann auch Multi-Socket-RISC-V-Systeme ermöglichen.

Die Gruppe wird die OmniXtend-Spezifikation und das Protokoll aktualisieren, architektonische Simulationsmodelle entwickeln, eine Referenz-Register-Transfer-Level-Implementierung (RTL) liefern und eine Verifikations-Workbench erstellen. Diese Tools werden Designern die Nutzung von OmniXtend für datenzentrierte Anwendungen erleichtern.

„Da RISC-V International implementierungsunabhängige Spezifikationen und Ökosystem-Komponenten entwickelt, ist es eine Priorität sicherzustellen, dass unsere Entwicklungen mit neuen und etablierten Standards funktionieren“, sagte Mark Himelstein, CTO von RISC-V International. „Die gemeinsame Arbeitsgruppe wird mit verschiedenen RISC-V-Gruppen zusammenarbeiten, um das OmniXtend-Protokoll mit Fokus auf Cache-Management zu überprüfen und dabei genau auf die Kohärenz-Aktivierung für RISC-V-Mitglieder zu achten.“

„Die neu gegründete OmniXtend-Arbeitsgruppe wird den Standard für offene, kohärente heterogene Compute-Architekturen setzen“, sagte Rob Mains, General Manager bei CHIPS Alliance. „Wir planen, eine Mischung aus Hardware-IP-Blöcken zuzulassen, was Entwicklern größere Design-Flexibilität gibt, das für ihre spezifischen Anwendungsanforderungen am besten Funktionierende zu wählen. Wir ermutigen die RISC-V-Community, sich an dieser wichtigen Initiative zu beteiligen, die neue Designmöglichkeiten mit OmniXtend eröffnen wird.“

Fast-Track-Architektur-Erweiterungsprozess

Im vergangenen Monat führte RISC-V International einen Fast-Track-Prozess ein, um die Standardisierung kleiner Architektur-Erweiterungsvorschläge zu beschleunigen. Der Prozess zielt auf unkomplizierte Erweiterungen ab, die einen signifikanten Teil der RISC-V-Community begünstigen, ein klares Problem adressieren, sauber in die bestehende Architektur passen und frei von Kontroversen sind.

Der Fast-Track-Architektur-Erweiterungsprozess definiert die Schritte für die Entwicklung und Standardisierung von Erweiterungen, die diese Kriterien erfüllen, während die Qualitätskontrolle unter der Aufsicht des zuständigen RISC-V-Ständigen Ausschusses gewahrt bleibt. Nach interner Überprüfung gelangen Vorschläge in eine 45-tägige öffentliche Prüfphase.

Himelstein bemerkte: „Das Fast-Track-System ermöglicht es uns, die Bedürfnisse der RISC-V-Community schneller zu adressieren, da die Vielfalt der RISC-V-Lösungen und -Anwendungen exponentiell weiter wächst.“

Die ZiHintPause-Erweiterung, die Ingenieuren ermöglicht, den Energieverbrauch zu senken, ist die erste, die unter diesem neuen Prozess ratifiziert wurde. Sie verbessert die Leistung von Spin-Wait-Schleifen und erlaubt multithreadeten Kernen, temporär Erweiterungsressourcen freizugeben. Die Erweiterung fügt eine einzelne PAUSE-Instruktion (als HINT kodiert) zum ISA hinzu. Himelstein fügte hinzu: „Die Ratifizierung von ZiHintPause zeigt, wie dieser vereinfachte Prozess die Überprüfung wichtiger Erweiterungen erheblich beschleunigt, während dennoch das Kernprinzip von RISC-V, Offenheit mit einer öffentlichen Prüfphase, gewahrt bleibt.“

Greg Favor, Mitgründer und CTO von Ventana Micro Systems, sagte: „Dies ist eine wichtige Erweiterung für das RISC-V-ISA, und wir freuen uns, dass ZiHintPause schnell ratifiziert wurde und nun der gesamten RISC-V-Community zur Verfügung steht. Fast-Track wahrt die notwendigen Checks and Balances, um sicherzustellen, dass Erweiterungen ordnungsgemäß entworfen sind und dem architektonischen Ansatz von RISC-V entsprechen, während der Weg für RISC-V International geebnet wird, seinen Satz standardisierter Erweiterungen schnell zu erweitern.“

Verwandte Inhalte:

• Das Rätsel benutzerdefinierter Erweiterungen im RISC-V-SoC-Design lüften
• Telink SoC nutzt RISC-V P-Erweiterung für KI/ML auf Edge-Geräten
• Open-Source-GPU baut auf RISC-V auf
• Micro Magic RISC-V-Kern liefert 110.000 CoreMarks/Watt
• RISC-V Summit: Agenda-Highlights
• Imperas erweitert RISC-V-Referenzsimulator für abdeckungsgetriebene Verifikationsanalyse