Cadence startet ML-gestütztes Cerebrus-Tool: 10× Design-Produktivität, 20% PPA-Verbesserung

Chip-Design entwickelt sich rasant – Kunden fordern mehr Features, kleinere Fußabdrücke und geringeren Stromverbrauch, was Komplexität auf neue Höhen treibt. Ingenieure sind zunehmend überlastet, was termingerechte Lieferung erschwert. Cadence Design Systems antwortet mit Cerebrus Intelligent Chip Explorer, einem Machine-Learning-(ML)-gestützten Tool, das den gesamten RTL-to-Signoff-Flow optimiert.

Cerebrus beansprucht bis zu 10-fache Steigerung der Design-Produktivität und 20 % Verbesserung bei Power, Performance und Area (PPA) über ein breites Anwendungsspektrum – von Consumer Electronics bis Hyperscale Computing, 5G, Automotive und Mobile Design. Die Lösung kombiniert On-Premise- und Cloud-Compute, um zu automatisieren, was traditionell Dutzende Ingenieure und Monate manueller Iteration erforderte.

„Dies ist das erste Full-Flow-Digital-Optimierungstool mit ML“, sagte Rod Metcalfe, Cadence Product-Management-Gruppendirektor. „Mit wachsender Designkomplexität sind Ingenieure zu manueller Iteration gezwungen, was nicht skalierbar ist. Cerebrus nutzt massive Compute-Ressourcen, um Automatisierung zu straffen und höhere Produktivität freizusetzen.“

Metcalfe hob einen Fall hervor, wo ein einzelner Ingenieur in nur 10 Tagen auf ein verbessertes 5-nm-Mobile-CPU-Design konvergierte, dessen PPA automatisch gesteigert wurde.

Ein weiterer Use Case demonstriert automatisierte Floorplan-Optimierung mit signifikanten Timing- und Power-Gewinnen.

Durch Wiederverwendung historischen Designwissens eliminiert Cerebrus repetitives manuelles Lernen und befreit Ingenieure für hochwirksame Aufgaben. Cadence beschreibt dies als „Revolution“ in Electronic Design Automation (EDA) und positioniert das Tool als essenziell für Teams, die advanced Nodes und stetig wachsende Designkomplexität angehen.

Frühe Anwender sind Renesas und Samsung Foundry. Renesas' Satoshi Shibatani merkte an, dass automatisierte Flow-Optimierung mit Cerebrus über 10 % Verbesserung der Design-Performance lieferte. Samsung Foundrys Sangyun Kim berichtete über mehr als 8 % Stromreduktion auf kritischen Blöcken und 50 % Timing-Verbesserung nach nur wenigen Tagen Nutzung.

• Reinforcement ML: Erkundet nicht-offensichtliche Flow-Lösungen, verbessert PPA und Produktivität.
• ML-Modell-Wiederverwendung: Wendet vergangene Learnings automatisch auf neue Projekte an, verkürzt Lernkurve.
• Verbesserte Produktivität: Ein einzelner Ingenieur kann Full-RTL-to-GDS-Flows für mehrere Blöcke parallel auto-optimieren.
• Massiv verteiltes Computing: Skaliert On-Premise- oder Cloud-Ressourcen für schnelle Exploration.
• Intuitive Oberfläche: Interaktives Cockpit bietet Echtzeit-Analytik und Run-Management.

Cerebrus integriert sich nahtlos in Cadences breitere Digital-Full-Flow-Suite – einschließlich Genus Synthesis, Innovus Implementation, Tempus Timing Signoff, Joules RTL Power, Voltus IC Power Integrity und Pegasus Verification – und bietet Kunden einen schnellen, vorhersehbaren Pfad zum Design Closure.