Samsung stellt H-Cube 2.5D-Packaging vor: 6-HBM-Integration für HPC & KI

Samsung Electronics hat die H-Cube-Hybrid-Substrat-Technologie vorgestellt – eine 2.5D-Packaging-Plattform, konzipiert für Hochleistungs-Halbleiter in HPC, KI, Rechenzentren und Netzwerkanwendungen, die umfangreiche Fläche und überlegene Leistung erfordern.

Gemeinsam entwickelt von Samsung Electro-Mechanics (SEMCO) und Amkor Technology, adressiert H-Cube den Bedarf an großflächiger Integration von Silizium-Dies. Samsung zufolge erweitert das neue Package das Foundry-Ökosystem und bietet ein breites Spektrum an Lösungen für sich wandelnde Kundenanforderungen.

„In der heutigen Umgebung, in der Systemintegration zunehmend gefordert ist und Substratlieferungen begrenzt sind, haben Samsung Foundry und Amkor Technology H-Cube erfolgreich koentwickelt, um diese Herausforderungen zu meistern“, sagte JinYoung Kim, Senior Vice President Global R&D bei Amkor Technology. „Diese Entwicklung senkt Eintrittsbarrieren in den HPC/KI-Markt und demonstriert erfolgreiche Zusammenarbeit und Partnerschaft zwischen Foundry und OSAT-Unternehmen.“

H-Cube Struktur und Merkmale

2.5D-Packaging platziert Logik-Chips oder High-Bandwidth-Memory (HBM) auf einem Silizium-Interposer in kompaktem Footprint. Samsungs H-Cube kombiniert einen feinrasterigen Interposer für Feinbump-Verbindungen mit einem High-Density-Interconnect (HDI) Substrat, was großflächige 2.5D-Packages ermöglicht.

Da HPC, KI und Netzwerk-Workloads immer höhere Spezifikationen fordern, wird großflächiges Packaging essenziell, wenn Anzahl und Größe der Chips pro Package wachsen oder hochbandbreite Interconnects benötigt werden. Feinraster-Substrate sind unverzichtbar für die Anbindung von Silizium-Dies, aber ihre Kosten steigen mit wachsender Fläche überproportional an.

Bei Integration von sechs oder mehr HBMs wird die Fertigung großflächiger Substrate zunehmend herausfordernd, was Ausbeute und Effizienz reduziert. Samsung löste dies durch eine Hybrid-Substrat-Architektur, die eine leicht skalierbare HDI-Basis unter einen High-End-Feinraster-Interposer legt.

Durch Reduzierung des Lötkugel-Rasters um 35 % gegenüber konventionellem Ball-Pitch schrumpft der Feinraster-Substrat-Footprint, während die darunterliegende HDI-Schicht robuste Konnektivität zum Systemboard garantiert.

Zur weiteren Absicherung der Zuverlässigkeit wandte Samsung seine proprietäre Signal- und Power-Integrity-Analyse an, um stabile Stromversorgung zu gewährleisten und Signalverluste oder -verzerrungen beim Stapeln mehrerer Logik-Chips und HBMs zu minimieren.