Advanced PCIe High-Speed Password Card PCB Design – Forschung & Innovation

Schnelle Internetentwicklung → massive E-Mail, Online-Zahlung, persönliche Kommunikation → Informationssicherheit = globales Forschungsthema. PKI (Public Key Infrastructure) nutzt Public-Key-Theorie/-Technik für Sicherheitsdienste. PCIe (Peripheral Component Interconnect Express) = 3. Generation I/O-Busstandard: serielle Datenübertragung, Point-to-Point-Interconnect → breit in High-Speed-Geräten. Digitales Systemdesign: hohe Taktraten → Signalintegrität, Power Integrity, Crosstalk-Probleme → traditionelles PCB-Design reicht nicht für Systemstabilität.

Dieser Artikel: PCB-Design-Schema für High-Speed-Password-Card basierend auf PCIe, nutzt PCIe-High-Speed-Serielle-Übertragungsvorteile.

Gesamtes Design-Schema

FPGA: Altera Cyclone IV GX EP4CGX50CF23C6N mit PCIe IP Hard Core → 4 High-Speed-Datenübertragungs-Password-Card-Design. 4 Chips: Chip 1 (SM1), Chip 2 (SM2/SM3), Chip 3 (SM4), Chip 4 (SSF33). Funktionen: Password-Card-Initialisierung, Schlüsselverwaltung, Backup/Recovery, Rechtemanagement. Anschluss: PCIe-Slot am PC-Mainboard, PC-gesteuert. PCIe IP Hard Core in FPGA → Kommunikation PCIe-Core ↔ SRAM-Cache & Control-Modul. Nios II (Soft-Core) = Steuerzentrale → Password-Card-Software. Zusätzliche Password-Chips → Interface-Modul ↔ Password-Card Kommunikation. Hardware-Struktur: Abb. 1.

High-Speed PCB Design

Stackup & Layout

Stackup-Design = kritischster Faktor. Gutes Stackup: EMI-Strahlung hemmt, Transientspannung auf Power/Ground minimiert, EM-Felder von Signal/Power abschirmt. High-Speed-Digital: Multilayer + multiple Powers. Stackup basiert auf: Taktrate, Fertigungskosten, Pin-Dichte, Fertigungszeit, Zuverlässigkeit. Lagen symmetrisch halten, gerade Lagenanzahl (asymmetrisch → Warpage).

Password Card: PCIe-Slot-Anbindung → feste Größe/Form (Höhe ~67 mm, Länge ~174 mm), PCIe X4 Interface Pins unten. Hohe Bauteildichte & dickes Routing → 6 Lagen: Signal, Power, Signal, Power, Ground, Signal. 3 Signal-, 1 Ground-, 2 Power-Lagen → Umgebung für Signalintegrität.

Nach Stackup-Festlegung: Bauteilgruppen & Layout. 1) Positionen per PCB-Dimension/-Muster, berücksichtigen: Leitungsführung, funktionale Partitionierung, Ästhetik. 2) Verteilung nach Spannungsgraden → Spannungsleitungen so kurz wie möglich → Power-Noise-Interferenz reduzieren, Power-Stabilität erhöhen. Chip-Platzierung: Beziehung zu Hilfsschaltung, Quarz hinter Clock-Pins. High-Noise-Bauteile fern von Quarz, nah an Treiber. Jeder Chip: Power-/Signal-Pin-Positionen & -Richtung nach verbundenen Leitungen justieren. PCB-Seitenverhältnis > 2:1, feste Positionen: PCIe-Slot, Montagelöcher, Status-LEDs → diese zuerst platzieren. Viele Verbindungen zu FPGA → Layout FPGA-zentrisch → Top/Bottom-Raum optimal nutzen, genug Platz zwischen Bauteilen & Positionierlöchern.

Power Design

Power-System-Design = direkt verknüpft mit Systemerfolg. Power/Ground-Rauschen minimieren → Zuverlässigkeit. Power-Distribution via Layer-Metall: Power über gesamte Metalllage verteilen → Impedanz & Rauschen senken, Zuverlässigkeit steigern. Mehrere Powers → Multi-Power-Layer-Design → Common-Impedance-Kopplung (Noise-Loop) eliminieren. Entkopplungskondensatoren lösen Power-Integrity: nur Top/Bottom platzierbar → Anschlüsse kurz & breit. Strom durch Power-Leitungen per Chip-Material berechenbar → Leiterbreite bestimmen. Breitere Leiter = mehr Strom. Experimentelle Formel: W (mm) ≥ L (mm/A) × I (A).

Mehrere Powers auf PCB: 1-2 Powers vom Backplane-Board, dann Wandlung in benötigte Spannungen. 2 Architekturen: Zentralisiert (ein Power → alle) vs. Verteilt (mehrstufig). Zentralisiert: hoher Kosten, große PCB-Fläche → Verteilt gewählt.

Kryptokarte: 6 Spannungen (12 V, 3,3 V, 5 V, 2,5 V, 1,2 V, 1,8 V). Ablauf (Abb. 2):

1. 3,3 V & 12 V aus PCIe-Slot
2. 3,3 V → 5 V & 1,8 V (Spannungswandler) → Plug-in & Chip 3
3. 12 V → 2,5 V → FPGA & Chip 4
4. 2,5 V → 1,2 V → FPGA & Chip 2

Through-Hole Design (Via-Design)

Multilayer High-Density: Vias für Signal-Lagenübergang. Positionierung kritisch:

• Vias nicht auf Pad platzieren; 1 Leiterbahn für Verbindung → vermeidet Tombstone & Insufficient Solder.
• Soldermask auf Via-Pad, Abstand 4 mil.
• Vias nicht in Pad-Mitte (Chip-Bauteile, Lötseite).
• Via-Position: Abb. 3.

Vias nicht zu nah an Goldfinger. Plug-in-Seite: Fase (Chamfer) nötig. Für PCIe-Slot: Fase (1–1,5)×45° an beiden Längskanten der Steckkarte.

High-Speed Signal Routing

Routing: Verbindungslängen minimieren → Crosstalk reduzieren. High-Speed-Digital: Signallage nah an Multi-Power-Lage → fern von Power-Referenzfläche halten (Rückstrompfad-Vermeidung).

High-Speed-Clock: hohe Frequenz → Jitter, Drift, Deformation kritisch → kleine Signalwellenstörung nötig. Clock-Distribution & Routing zuerst. Haupt-Clock-Leitungen: so kurz wie möglich, gerade, keine Vias, keine Power-Bereiche → Crosstalk Clock/Power vermeiden. Mehrere Clocks unterschiedliche Frequenz: nicht parallel führen. Gleiche Frequenz für mehrere Bauteile: Spider-, Tree-, Branch-Topologie.

Kryptokarte: FPGA bezieht 66,66 MHz via Onboard-Quarz. Internes PLL → 200 MHz Basis-Clock (Interface Chip 2/3). Interner Teiler → 100 MHz (Nios II Softcore & FPGA-Hardware-Clock). 16 MHz (Chip 2/3), 20 MHz (Chip 1/4). Clock-Verteilung: Abb. 4.

High-Speed PCIe ↔ PC: Differenzialpaar-Routing → Signalintegrität. Ground-Leitungen nicht zwischen Diff-Paaren → Kopplungseffekt zerstört. Nach Diff-Pair-Routing: Kupfer um High-Speed-Signale, Freiraum mit Ground füllen → EMI-Fähigkeit steigern. Schlüssel: Diff-Paar-Symmetrie wahren. Längenunterschied → Datenlese-/Schreibgenauigkeit & Rate beeinträchtigt. Delay-Differenz innerhalb Toleranz, Routing-Längen streng gleich. Serpentinen-Routing (Snake) für Delay-Ausgleich. Design: PCIe-Kommunikation via Diff-Paare, PCB-Routing-Längendifferenz ≤ 25 mil. Serpentinen-Längenmatching: Abb. 5.

Weiterführende Ressourcen:
• High-Quality PCB Design
• PCB Design Elements beeinflussen SMT-Fertigung
• High-Speed PCB Design in Embedded Systems
• Differential Isometric Processing & Simulation Verification High-Speed PCB
• Full-Feature PCB Fertigung PCBCart
• Advanced PCB Assembly PCBCart – ab 1 Stück