Experten-Leitfaden für RF- und Mikrowellen-PCB-Design

Heute finden RF-/Mikrowellen-PCBs breite Anwendung in zahlreichen Handheld-Funkgeräten und kommerziellen Branchen wie Medizintechnik, Kommunikation etc. Da RF- (Hochfrequenz-) / Mikrowellenschaltungen verteilte-Parameter-Schaltungen sind, die Skin-Effekt und Kopplungseffekte erzeugen, sind Störungen und Strahlung in der praktischen PCB-Entwicklung schwer zu beherrschen. Häufige Probleme: Übersprechen zwischen digitaler und analoger Schaltung, netzbedingte Störungen und ähnliche Interferenzen durch ungeeignetes Layout. Daher ist es entscheidend, Vor- und Nachteile im PCB-Design abzuwägen und Interferenzen zu minimieren.

Jedes Design ist anders, aber Erfahrung ist ein hervorragender Lehrer, und der Fertigungsingenieur kann Lösungen für die größten Fallstricke liefern. In diesem Artikel werden detaillierte PCB-Design-Richtlinien für RF-/Mikrowellen-PCBs vorgestellt und diskutiert.

Wie Substratmaterialien bestimmen?

Als früher Schritt im Schaltungsdesign spielt die Auswahl des PCB-Substratmaterials eine so Schlüsselrolle im RF-/Mikrowellen-PCB-Design, dass optimales Substratmaterial zu exzellenter Leistung und hoher Zuverlässigkeit der Endprodukte beiträgt. Bei der Substratmaterialauswahl für Ihr PCB-Design müssen Aspekte wie relative Permittivität, Verlustfaktor, Dicke, Umgebung etc. berücksichtigt werden. Der folgende Inhalt erläutert deren Bedeutung und ideale Auswahlansätze.

Relative Permittivität

Die relative Permittivität ist das Verhältnis zwischen Dielektrizitätskonstante und Vakuumpermittivität. Die relative Permittivität von Substratmaterialien für RF-/Mikrowellen-PCB-Design muss ausreichend hoch sein, um Platz- und Gewichtsanforderungen zu genügen. Andere Anwendungen wie High-Speed-Interconnects verlangen jedoch extrem niedrige relative Permittivität, um hochohmige Schaltungen mit akzeptabler Leiterbreite und Impedanztoleranz zu realisieren.

Vor der endgültigen Substratmaterialfestlegung müssen Parameter bestätigt werden: Leiterbreite für einen bestimmten Dickenbereich, Wellenlänge der Arbeitsfrequenz und ungefähre Abmessungen der Hauptbauteile. Ein Schaltplan-Skizze muss erstellt werden, um akzeptable maximale und minimale relative Permittivität festzulegen.

Zudem muss die relative Permittivitätsabweichung des Substratherstellers niedrig genug sein, um die elektrische Leistung innerhalb eines Toleranzbereichs zu halten.

Verlustfaktor (Loss Tangent)

Dielektrischer Verlust ist eine Funktion von Verlustfaktor und relativer Permittivität. Bei manchen Substratmaterialien kann der dielektrische Verlust pro Längeneinheit durch kürzere Leitungen kompensiert werden, was auch den Leiterverlust reduziert – entscheidend, wenn Leiterverlust bei hohen Frequenzen offensichtlich wird. Daher wird bei der Schätzung von Bauteilverlusten in manchen Schaltungen der Verlust pro Längeneinheit oder Frequenz geschätzt statt des üblichen Verlusts pro Einheitslänge bei gegebener Frequenz.

Innerhalb eines bestimmten Frequenzbereichs muss der Substratmaterialverlust niedrig genug sein, um Ein-/Ausgangsleistungsanforderungen zu erfüllen und Wärmeabfuhrprobleme zu vermeiden. Zudem muss die Leistungsantwort mancher Schaltungselemente (z. B. Filter) eine scharfe Frequenzabfallcharakteristik aufweisen, um elektrische Leistungsanforderungen zu erfüllen. Natürlich beeinflusst der dielektrische Verlust diese Frequenzcharakteristik.

Dicke

Die Substratmaterialdicke korreliert mit folgenden Designelementen:

• Leiterbreite: Um gegebene charakteristische Impedanz zu halten, sollte Substratdicke reduziert werden, um Leiterbreitenverringerung zu ermöglichen. Hochohmige Leiter auf dünnem Substrat erfordern extrem geringe Leiterbreite bei der Fertigung.
• Mechanische Leistung: Schaltungen auf ungestütztem dünnem Substrat können sich verbiegen, verziehen oder verformen – bei starren und duromeren Materialien nicht der Fall.
• Dimensionsstabilität: Dünne Substrate schneiden allgemein schlechter ab als dicke. Zudem bringen dünne Substrate Nachteile für den Hersteller oder erhöhte Kosten.
• Kosten: Dickere Substrate pro Flächeneinheit sind generell teurer als dünnere.
• Konformierbarkeit: Für Leiterplatten, die in einfache Biegeformen (Zylinder, Kegel) gebogen werden müssen, können dünne Boards auf kleineren Krümmungsradien gebogen werden, ohne Substratmaterial oder Kupferfolie zu beschädigen.
• Dielektrische Durchschlagfestigkeit: Bei parallelen Boards weist dünnes Dielektrikum proportional höhere Durchschlagspannung auf als dickes Material.
• Leistungsfähigkeit: Die Leistungsfähigkeit von Hochfrequenzleiterplatten wird durch zwei Aspekte begrenzt, die durch Erhöhung der Substratdicke gemildert werden können: Hohe Leistung kann teilweise durch Wärme abgeleitet werden; hohe Spitzenleistung kann Korona-Entladung auslösen und die Lebensdauer des Substrats verkürzen.

Umgebung

PCB-Fertigungs- und Betriebsumgebung schränken die Substratmaterialauswahl ein. Wichtige Materialeigenschaften:

• Temperaturstabilität: Betriebliche und technische Höchst-/Tiefsttemperaturen müssen garantiert sein, Temperaturgrenze als "Spitze" oder "Dauer" angegeben. Elektrische Leistungsänderung bei SpitzenTemperatur berechnen und mit Designanforderung vergleichen. Leiterplatten funktionieren nicht im Bereich intermittierender Temperaturspitzen – "Dauer"-Temperatur für Leistungsabschätzung nutzen. Permanente mechanische Schäden im "intermittierenden" Grenztemperaturbereich prüfen.
• Feuchtigkeits- und Chemikalienbeständigkeit: Substratmaterialien sollten wenig Feuchtigkeit aufnehmen, damit die elektrische Leistung in feuchter Umgebung nicht deutlich abnimmt. Zusätzliche Umweltschutzlösungen verursachen Mehrkosten und Designkompromisse. Verwendete Techniken müssen mit chemischer und Lösungsmittelbeständigkeit des Substrats kompatibel sein.
• Strahlungsbeständigkeit: Bei RF-/Mikrowellen-PCBs in Raumfahrt- oder Nuklearanwendungen treten massive ionisierende Strahlung auf. Einfluss auf mechanische/elektrische Eigenschaften muss sichergestellt und abgeschätzt werden. Auch kumulativer Effekt muss bewertet und effektive Betriebslebensdauer verglichen werden.

Weitere Designregeln zum Substratmaterial

• Haftung der Kupferfolie muss hoch genug sein, um Anwendungs- und Fertigungsumgebung standzuhalten ohne permanente Schäden.
• Relative Permittivität ändert sich mit Temperatur, was elektrische Leistung im Arbeitstemperaturbereich beeinflussen kann.
• Zuverlässigkeit von SMDs und PTHs korreliert mit CTE.
• Wärmeleitfähigkeit des Substrats beeinflusst Design bei Thermomanagement.
• Bei Gehäuse- und Montageentscheidung Board-Verzug vorab berücksichtigen.
• Mechanische Leistung beeinflusst wahrscheinlich Assembly- und Montagedesign.
• Spezifisches Gewicht des Substrats bestimmt Leiterplattengewicht.
• CTE (thermische Ausdehnungskoeffizient) muss bei Grenzumgebungstemperatur, Hochleistungsbauteilen und Reflow-Lötung oder anderen Hochtemperaturfertigungsprozessen sorgfältig berücksichtigt werden.
• Elektrischer Widerstand kann Element der elektrischen Leistung sein, besonders bei hochohmigen Leitungen mit Hochspannung, z. B. Leistungsverstärkerschaltungen.

Wie elektrische Charakteristika verarbeiten?

Wesentliche Hochfrequenz-Elektrischeigenschaften: charakteristische Impedanz (Z₀), Dämpfungskoeffizient (α) und Signalübertragungsgeschwindigkeit (v). Charakteristische Impedanz und Signalgeschwindigkeit werden durch effektive relative Permittivität bestimmt, Signaldämpfung durch Dämpfungskoeffizient.

Unter allen möglichen Übertragungsstrukturen (Stripline, Microstrip, bipolare Impuls- oder Rillenstruktur) sind Stripline und Microstrip am weitesten in Mikrowellenschaltungsdesign verbreitet und nutzen meist flexible Basismaterialien. Bei sowohl Stripline als auch Microstrip beeinflussen das Verhältnis von Ground-Abstand zu Leiterbreite, Leiterdicke und Abstand zwischen Kopplungsleitern stark charakteristische Impedanz und Dämpfungskoeffizient. Innerhalb eines Frequenzbereichs und auf einer Übertragungsleitungsstruktur können Dämpfungskoeffizient, relative Permittivität und charakteristische Impedanz frequenzabhängig sein.

Wenn Querschnittsabmessungen von Stripline oder Microstrip die Wellenlänge im Dielektrikum übersteigen, wird ein höherer Übertragungsmodus signifikant, was die elektrische Leistung der Übertragungsleitungen schwächt. Mit steigender Signalgeschwindigkeit und Frequenz müssen Übertragungsleitungsabmessungen proportional verringert werden, um höhere Modi zu vermeiden – was dünnere Substratmaterialien bei gegebener charakteristischer Impedanz erfordert.

Stripline

Stripline ist eine Übertragungsleitungsstruktur mit einem Signalleiter und zwei breiteren, parallel dazu verlaufenden Grounds, zwischen denen der Signalleiter eingeklemmt ist. Die folgende Abbildung zeigt einen typischen Stripline-Querschnitt nach IPC-2252.

Formeln für charakteristische Impedanz von Stripline unterscheiden schmale und breite Signalleiter.

a. Schmale Signalleiter

Z₀ = charakteristische Impedanz (Ohm); εᵣ = relative Permittivität; b = Abstand zwischen Grounds (m); w = Signalleiterbreite (m).

Y-Wert nach Formel:

Dabei: , t = Kupferdicke (m).

b. Breite Signalleiter

C_f = Randeffektkapazität, entspricht Formel: und

Asymmetrische Stripline

Wenn der Signalleiter zwischen Grounds (oder Versorgungen) nicht mittig liegt, müssen Stripline-Berechnungsformeln modifiziert werden. Dabei müssen Kopplungsunterschiede zwischen Signalleiter und näherem/entferntem Ground berücksichtigt. Liegt der Signalleiter im mittleren Drittel, sind Abweichungen durch Mittig-Annahme sehr gering.

Bei hoher Kopplungsanforderung zwischen Signalleitern muss asymmetrische Stripline-Struktur verwendet werden: zwei Signalleiter auf unterschiedlichen Lagen, durch Dielektrikum getrennt. Kopplung erfolgt durch parallele oder kreuzende Leitungen. Bei Hochfrequenzschaltungsdesign, wo keine Kopplung erwünscht ist, funktioniert die Struktur senkrecht kreuzender Signalleiter nicht.

Microstrip

Microstrip ist ebenfalls eine Übertragungsleitungsstruktur mit einem Signalleiter und einem parallel dazu verlaufenden Ground.

Die charakteristische Impedanzformel basiert auf einem einfachen Microstrip-Modell mit nur einem Dielektrikum, das ein Leiter ohne Dicke ist. Die Formel lautet (Formel 7):

In dieser Formel bezeichnen Formel 8, die zweite "0" und "1" nach Z die Nulldicke des Leiters und eine Dielektrikumart. Die Genauigkeit dieses Modells ist besser als 0,01 % bei u < 1, und besser als 0,03 % bei u < 1000.

Wie andere wesentliche Aspekte anordnen?

Mechanisch bearbeitete Merkmale

a. Abmessungen und Toleranzen

Unter Designelementen sind Abmessung und Toleranzdesign entscheidend. Im Felddesign werden beidseitige Tolerierung und True-Position-Tolerierung üblicherweise angewendet.

Einfach markierte True-Position-Abmessungen und -Toleranzen ermöglichen Herstellern, Abweichungen innerhalb von Positionen und Abmessungen in beliebigen Proportionen anzuordnen, was meist die Fertigbarkeit erhöht. Designer sichern Funktionsanforderungen und geben Herstellern ausreichend Freiheit, um führende Abweichungen im Fertigungsprozess dort anzuordnen, wo die Genauigkeit am geringsten ist.

Positionstoleranzkapazität hängt hauptsächlich von Materialart, Dicke und Gesamtgröße der Bauteile ab. Ein True-Position-Durchmesser von 0,254 mm (0,01 Zoll) ist am häufigsten und am einfachsten zu erreichen. Bei Toleranzanforderung > 0,152 mm (0,006 Zoll) wird Fertigbarkeit beeinträchtigt. Bei geeigneter Anforderung sollte Maximum-Material-Condition gefordert werden, damit Hersteller Bohrungsfehler und Positionsfehler ausbalancieren können, um Fertigbarkeit zu erhöhen.

Bei Herstellung einer Via nach minimalem Durchmesser muss True-Position-Toleranz mit Maximum-Material-Condition einfach markiert verwendet werden. Eine Via mit größerem, aber akzeptablem Durchmesser wird meist mit geringerer Genauigkeit positioniert, passt und funktioniert aber dennoch. Größere Vias erhalten ausreichend Positionstoleranz, gleich dem zulässigen Zuschlag zum Minimalviadurchmesser. Mit zusätzlicher Toleranz zur True-Position-Toleranz entsteht Inspektionstoleranz.

Bei Minimum-Material-Condition wird Toleranz nach maximalem Durchmesser festgelegt. "Regardless of feature size" bedeutet Anwendung der Markierungstoleranz ohne Zuschlag, und charakteristische Dimensionstoleranz wird nach akzeptablen unterschiedlichen Fertigbarkeiten bestimmt.

Obwohl True-Position-Abmessung und -Toleranz in jedem vorstellbaren Fall anwendbar sind, eignen sie sich am besten für Merkmale wie Bohrungspositionen, Taschen und andere X-/Y-Achsen-Merkmale.

b. Metallisierte Durchkontaktierungen (PTH)

Minimaler Bohrungsdurchmesser wird durch Gesamtdicke des Materials bestimmt. Aspect Ratio (Verhältnis Materialdicke zu Bohrungsdurchmesser) gibt Schwierigkeitsgrad an. Beispiel: Aspect Ratio 5:1 bei 3,3 mm (0,13 Zoll) Stripline-Board-Dicke → minimaler Bohrungsdurchmesser 0,66 mm (0,026 Zoll).

Generell ist Aspect Ratio ~3 leichter herstellbar, 5 schwieriger, 10 extrem schwierig bis unmöglich. Einfach gesagt: PTHs mit hohem Aspect Ratio lassen sich auf dünnem Material leichter fertigen, Bohrungen mit hohem Aspect Ratio schwieriger. Bei Bohrungen < 0,33 mm (0,013 Zoll) sind Bohrwerkzeugbruch und Via-Rauheit praktische Probleme. Hohes Aspect Ratio erschwert Reinigung, Aktivierung und Metallisierung. Durch Lösungsdispersibilität wird Metallisierung ungleichmäßig im Loch verteilt. Begrenzte Dispersibilität reduziert Materialtransport von Atomen/Molekülen im Loch und verkompliziert ursprüngliche Stromverteilung beim Galvanisieren.

Lochdurchmesser kann vor und nach Metallisierung geregelt werden. Metallisierung verkleinert Lochdurchmesser um das Zweifache der Beschichtungsdicke. Bohrfehler nach Metallisierung begrenzt durch Bohr- und Metallisierungsfehler. Zwar können strengere Toleranzen erreicht werden, aber 0,13–0,25 mm (0,005–0,01 Zoll) Toleranzzone ist am häufigsten. Kosten und Schwierigkeitsgrad steigen mit sinkender Bohrungsdurchmessertoleranz. Faustregel: Bei Aspect Ratio > 4:1 sollte Vialochdurchmesser auf ≥ 0,10 mm (0,004 Zoll) erhöht werden.

Metallisierter Bohrungsdurchmesser lässt sich aufgrund galvanischer Stromdichteverteilung nicht präzise vorhersagen. Lokale Stromdichteunterschiede beeinflussen metallisierte Dicke durch Bohrungsdurchmesser, Lochdichte, umgebende Leiter und Ground-Form. Generell werden Bohrmaß vor Metallisierung und minimale Metallisierungsdicke geregelt, um Fertigbarkeit zu erhöhen. Wenn PTHs Ground oder interne Vernetzung als Modus verbieten, ist es geeignet, minimalen PTH zu bestimmen. Wenn Löcher als Bauteilanschlüsse dienen, sollte bilaterale Toleranz in Bohrmaßen berücksichtigt werden.

Bei Zinn/Blei-Galvanik mit Reflow müssen Lochmaße als vor Reflow angegeben werden. Im Reflow-Stadium beeinflusst jedes Designdetail wie Pad-Maß, Lochmaß, Material- und Leiterdicke das Lotfließen und Maße nach Reflow. PTHs nach Modulbegrenzung dürfen nicht teilweise oder ganz durch Metall verschlossen sein.

Metallisierung

a. Metallisierte Kanten (Plated Edge Designs)

Bei Multilayer-PCBs ist metallisierte Kante eine etablierte Technologie zur Reduzierung von Modenunterdrückungs-PTHs. Plated-Edge-Design sollte 3–4 Steckverbinder à 6,4 mm (0,25 Zoll) Breite enthalten, die Tabs auf dem gesamten Board verbinden. So können zahlreiche Tabs als ganzes Board gefertigt werden. Plated Edge muss Top- oder Bottom-Layer um ≥ 1,3 mm (0,050 Zoll) überlappen für stärkere mechanische Haftung. Metallisierungsdicke ≥ 0,025 mm (0,001 Zoll).

b. Kupfergalvanik

Vor Galvanik werden alle Metalloberflächen und exponierten Dielektrika mit einer nicht-leitenden, nicht-galvanischen Beschichtungsschicht überzogen. Dann wird notwendige Kupferdicke auf ganzem Board oder Grafiken galvanisiert.

Panel-Plating (Ganzflächen-Galvanik) ist optimal, wenn Dickengleichmäßigkeit streng gefordert ist – das Bild beeinflusst die Galvanikverteilung nicht. Bei benötigter dicker Metallisierung kann Panel-Plating große Metallmengen abscheiden, ohne Bridging zwischen Bildern. Umgekehrt ist Image-Plating (Bildgalvanik) optimal, wenn Leiterbreiten-/Abstandstoleranz hohe Strenge erfordert, da das zu ätzende Kupfer durch Substratmaterial gleicher Dicke zusammengehalten wird.

Mechanische Leistung des Galvanikupfers bestimmt Thermoschock- und Thermocycling-Beständigkeit von PTHs. Beim Lötmontageprozess und Umgebungstemperaturzyklen können Risse in PTHs entstehen. Kupfer muss ausreichend duktil sein, um Hochtemperaturschock zu widerstehen und Ermüdungsbruch bei niedrigen Umgebungstemperaturen zu vermeiden. Für hohe Zuverlässigkeit wird Säure-Kupfer-Galvaniksystem von PCB-Herstellern empfohlen, da Galvanikkupfer ≥ 20 % Dehnung und ≥ 2,76×10⁸ Pa Zugfestigkeit erreicht.

Galvanikdicke bestimmt meist Mindestdicke der PTH-Wand, typisch 0,0025 mm (0,001 Zoll). Wanddicke 0,0025 mm verursacht 0,004–0,005 mm (0,0015–0,002 Zoll) auf anderen Flächen. Ohne Image-Plating-Löttechnik übersteigt Galvanikdicke 0,05 mm (0,002 Zoll), was Korrosionsgenauigkeitsprobleme verursacht.

Bei Panel- und Image-Plating beeinflussen Lochtypen Metallverteilung. Isolierte Löcher erhalten schnelleres Loten als dichte Löcher. Dickengleichmäßigkeit des Metalls auf Bauteilen wird durch Prozentsatz der metallbedeckten Galvanikfläche bestimmt. Bei ungleichmäßiger Verteilung von Löchern und Bildern wird Toleranz größer. Typische Galvanikkupferdicke ±0,013 mm (0,005 Zoll). Bei Toleranz ≤ ±0,005 mm (0,0002 Zoll) sinkt Fertigbarkeit.

Wenn Metallisierungsdicke oder Gesamtdicke des Endprodukts geregelt ist, sollte Toleranz Summe aus Galvaniktoleranz, Kupferfolliendicke und/oder Dielektrikumtoleranz sein. Kupferfolliendicke wird durch Kupfergewicht pro Flächeneinheit bestimmt.

RA-Kupferfolie hat geringere Dickentoleranz als elektrolytische Kupferfolie. Daher treten leichte Änderungen bei Kupferfolliendicke auf, aber Anforderungen werden noch erfüllt. Dickenänderungen von ±0,005 mm (0,0002 Zoll) bei 0,5 bis 1 oz Kupferfolie sind bekannt.

Gesamte Metallisierungsdicke wird durch mikroskopische Analyse nach Polieren und Ätzen ermittelt. Internes Probenstück wird um Bauteile platziert und vom Panel getrennt. Internes Probenstück liefert besten Indikator für Bauteildicke. Falls nicht verwendet, kann Probe an Seitenfläche entnommen oder Bauteile für Zerstörungsprüfung genutzt werden.

Ätzen

Die endgültige Fertigungsgenauigkeit ist die Summe der Abweichungen aus Belichtung und Ätzen.

Lücken (Spaces) sind schwieriger zu belichten und zu ätzen als Leiter. Wenn möglich, sollten Lücken in High-Density-Schaltungen breiter als Leiter dimensioniert werden. Wenn Leiter- und Lückenbreite < 0,10 mm (0,004 Zoll), sinkt Fertigbarkeit.

Es ist dramatisch schwierig, Leiter zu erhalten, die halb so klein sind wie die Kupferfolliendicke. Bedeutet: 0,035 mm (0,0014 Zoll) Leiter funktionieren perfekt für 0,5 oz [0,017 mm (0,00067 Zoll)] Kupferfolie, während 0,070 mm (0,0028 Zoll) Leiter für 1 oz [0,035 mm (0,0014 Zoll)] Kupferfolie perfekt funktionieren. Generell ist es am besten, erforderliche Kupferfolliendicke zu reduzieren.

Schmale Leiter, die durch breite Lücken getrennt sind, lassen sich leichter ätzen als dichte Feinleiter. Bei Richtungsänderungen sind scharfe Winkel schwieriger zu ätzen als Kurvenübergänge oder 45°-Winkel.

Zusammenfassend führen exzellente Substratmaterialauswahl, vernünftige und wissenschaftliche elektrische Charakteristika-Anpassung und Anordnung weiterer signifikanter Aspekte definitiv zu einem präzisen RF-/Mikrowellen-PCB-Design, auf Basis dessen zuverlässige Endprodukte voll erwartet werden können.

Hilfreiche Ressourcen

• Rückschläge und Lösungen im RF-PCB-Design
• PCB-Design für Funkfrequenzschaltung und elektromagnetische Verträglichkeit
• Die wichtigsten PCB-Design-Regeln, die Sie kennen müssen
• Mögliche Probleme und Lösungen im PCB-Design-Prozess
• Qualitätsprüfung von PCBs implementieren
• Full-Feature PCB-Fertigungsservice von PCBCart – Mehrere Mehrwertoptionen
• Advanced PCB Assembly Service von PCBCart – Ab 1 Stück