So zeigen Sie VHDL-Variablen in Modelsim während der Simulation an
So sehen Sie VHDL-Variablen auf Ihrer Simulationswellenform
Modelsim bietet eine Möglichkeit, Ihre VHDL-Variablen während einer Simulation anzuzeigen, diese macht dies jedoch nicht einfach. In Modelsim die Objekte Das Fenster zeigt niemals Variablen an.
Modelsim-Objektfenster, keine Variablen
Variablen können aktiviert werden, indem zunächst Prozesse angezeigt werden. Klicken Sie dazu mit der rechten Maustaste auf das Design, dessen Variablen Sie anzeigen möchten. Gehen Sie zu Anzeigen und überprüfen Sie, ob Prozesse werden angezeigt.
So sehen Sie Ihre Prozesse in Ihrem Design
Sobald dies erledigt ist, werden unter Ihrem Design Prozessnamen angezeigt (was einer der Gründe ist, warum es eine gute Idee ist, Ihre Prozesse zu kennzeichnen).
Prozesse sind sichtbar
Jetzt müssen Sie Locals anzeigen . Eine Variable ist eine lokale Variable, da sie außerhalb des Prozesses, in dem sie erstellt wurde, nicht existiert. Es ist lokal für einen Prozess. Dies erfolgt in der Ansicht Menü in Modelsim. Stellen Sie sicher, dass Locals aktiviert ist.
So aktivieren Sie Locals in Modelsim
Jetzt sollten Sie Ihre Variablen sehen können. Klicken Sie auf den Prozess, der die Variablen erstellt hat, die Sie anzeigen möchten. Im Fenster „Lokale“ sollten alle für diesen Prozess lokalen Variablen angezeigt werden. Um diese Variablen in Ihrem Wellenformfenster anzuzeigen, klicken Sie darauf und ziehen Sie sie in das Modelsim-Wellenformfenster.
Im Modelsim Locals-Fenster sichtbare Variablen
Das letzte Bild zeigt eine Wellenform mit Variablen darin. Wenn Sie feststellen, dass Sie dieselbe Simulation immer wieder ausführen, versuchen Sie, die Wellenform als .do-Datei zu speichern, damit Sie diese Schritte nicht wiederholen müssen, um in Zukunft Variablen zu Ihrem Modelsim-Wellenformfenster hinzuzufügen.
Im Modelsim-Wellenformfenster angezeigte Variable
VHDL
- So erstellen Sie eine Liste von Zeichenfolgen in VHDL
- So erstellen Sie einen getakteten Prozess in VHDL
- So verwenden Sie signiert und unsigniert in VHDL
- RC-Servocontroller mit PWM von einem FPGA-Pin
- So erstellen Sie einen Prozess mit einer Sensitivitätsliste in VHDL
- So installieren Sie kostenlos einen VHDL-Simulator und -Editor
- So erstellen Sie einen Signalvektor in VHDL:std_logic_vector
- So generieren Sie Zufallszahlen in VHDL
- Eine Einführung in FPGAs und programmierbare Logik
- Wie sich ein Signal von einer Variable in VHDL unterscheidet