In diesem Artikel stelle ich ein VHDL-Modul vor, das eine zweistellige Zahl auf der Pmod-SSD anzeigen kann:Seven-Segment Display von Digilent. Die duale 7-Segment-Anzeige ist mit der Pmod-Schnittstelle kompatibel, sodass Sie sie ohne Lötarbeiten verwenden können. Es passt in den Pmod-Anschluss, der
* Dieser Artikel enthält einen Werbelink für UpCloud VPS Continuous Delivery und Continuous Integration sind agile Softwareentwicklungsmethoden, die die Zykluszeit zwischen Codeänderung und Bereitstellung verkürzen. Durch den Einsatz von Automatisierung zur Überprüfung von Codeänderungen und zum E
So sehen Sie VHDL-Variablen auf Ihrer Simulationswellenform Modelsim bietet eine Möglichkeit, Ihre VHDL-Variablen während einer Simulation anzuzeigen, diese macht dies jedoch nicht einfach. In Modelsim die Objekte Das Fenster zeigt niemals Variablen an. Modelsim-Objektfenster, keine Variablen V
Tutorial – Verwendung von Modelsim für die Simulation, für Anfänger. Modelsim ist ein von Mentor Graphics entwickeltes Programm zur Simulation Ihrer VHDL- und Verilog-Designs. Es ist das am weitesten verbreitete Simulationsprogramm in Wirtschaft und Bildung. Dieses Tutorial erklärt zunächst, warum
Tutorial – Einführung in VHDL VHDL ist ein schreckliches Akronym. Es steht für V HSIC H Hardware D Beschreibung L Sprache. Ein Akronym in einem Akronym, großartig! VHSIC steht für V ery H oh S habe ich gepinkelt Integriertes C Schaltung. Daher ist VHDL erweitert V Sehr schnelle integrierte Schaltun
Kurz gesagt, VHDL ist eine Computersprache, die zum Entwerfen digitaler Schaltungen verwendet wird. Ich verwende den Begriff „Computersprache“, um VHDL von anderen, gebräuchlicheren Programmiersprachen wie Java oder C++ zu unterscheiden. Aber ist VHDL eine Programmiersprache? Ja, so ist es. Es i
Obwohl VHDL- und FPGA-Tools oft sehr teuer sind, ist es einfach, als Student kostenlos auf modernste Software zuzugreifen. Es gibt mehrere Simulatoren, Editoren und IDEs für die Arbeit mit VHDL. Dieser Artikel zeigt Ihnen, wie Sie zwei der beliebtesten Programme installieren, die von VHDL-Ingenieure
Wenn ich eine neue Programmiersprache lerne, fange ich immer gerne damit an, das Drucken zu lernen. Wenn Sie die Ausgabe von „Hello World!“ beherrschen, wissen Sie, dass die Umgebung funktioniert. Es zeigt Ihnen auch das Grundgerüst der Sprache, den absoluten Mindestcode, der erforderlich ist, um ei
Im vorherigen Tutorial haben wir gelernt, dass ein Prozess als Programmthread betrachtet werden kann. Wir haben auch erfahren, dass ein wait; Anweisung bewirkt, dass das Programm auf unbestimmte Zeit angehalten wird. Aber gibt es eine Möglichkeit, ein Programm auf einen anderen Zeitwert als ewig war
Im vorherigen Tutorial haben wir gelernt, wie man die Zeit mit wait for verzögert Aussage. Wir haben auch etwas über die Prozessschleife gelernt. Wir wissen jetzt, dass der Prozess-„Thread“ für immer in einer Schleife innerhalb des Prozesses schleifen wird, wenn wir es zulassen. Was aber, wenn wir
Im vorherigen Tutorial haben wir gelernt, eine Endlosschleife mit dem loop zu erstellen Aussage. Wir haben auch gelernt, wie man mit exit aus einer Schleife ausbricht Aussage. Aber was ist, wenn wir wollen, dass die Schleife eine bestimmte Anzahl von Wiederholungen durchläuft? Die For-Schleife ist d
Im vorherigen Tutorial haben wir gelernt, wie man eine For-Schleife verwendet, um über einen ganzzahligen Bereich zu iterieren. Aber was ist, wenn wir eine detailliertere Steuerung der Schleife wünschen als nur einen festen ganzzahligen Bereich? Wir können dafür eine While-Schleife verwenden. Die W
Damit haben Sie den ersten Teil der Basic VHDL Tutorial-Serie abgeschlossen. Herzliche Glückwünsche! Sie sind nur Stunden und Stunden und Stunden davon entfernt, ein echter VHDL-Experte zu werden. Aber Sie haben den ersten Schritt getan, und das ist jetzt der wichtigste Teil! Bevor wir fortfahren,
Im vorherigen Tutorial haben wir gelernt, wie man eine Variable in einem Prozess deklariert. Variablen eignen sich gut zum Erstellen von Algorithmen innerhalb eines Prozesses, sind aber für die Außenwelt nicht zugänglich. Wenn sich der Gültigkeitsbereich einer Variablen nur innerhalb eines einzelnen
Im vorherigen Tutorial haben wir die Hauptunterschiede zwischen Signalen und Variablen kennengelernt. Wir haben gelernt, dass Signale einen größeren Anwendungsbereich haben als Variablen, die nur innerhalb eines Prozesses zugänglich sind. Wie können wir also Signale für die Kommunikation zwischen me
Im vorherigen Tutorial haben wir einen Bedingungsausdruck mit der Wait Until-Anweisung verwendet. Der Ausdruck sorgte dafür, dass der Prozess nur ausgelöst wurde, wenn die beiden Zählersignale gleich waren. Aber was wäre, wenn wir wollten, dass das Programm in einem Prozess verschiedene Aktionen bas
Sie sollten immer eine Vertraulichkeitsliste verwenden um Prozesse in Produktionsmodulen auszulösen. Empfindlichkeitslisten sind Parameter für einen Prozess, die alle Signale auflisten, auf die der Prozess empfindlich reagiert. Wenn sich eines der Signale ändert, wacht der Prozess auf und der darin
Der in VHDL am häufigsten verwendete Typ ist std_logic . Stellen Sie sich diesen Typ als ein einzelnes Bit vor, die digitale Information, die von einem einzigen physischen Draht übertragen wird. Die std_logic gibt uns eine feinkörnigere Kontrolle über die Ressourcen in unserem Design als integer Typ
Der std_logic_vector Typ kann zum Erstellen von Signalbussen in VHDL verwendet werden. Die std_logic ist der am häufigsten verwendete Typ in VHDL und der std_logic_vector ist die Array-Version davon. Während die std_logic eignet sich hervorragend zum Modellieren des Werts, der von einem einzelnen D
Testen Sie Ihre Codierungsfähigkeiten mit diesem VHDL-Quiz, nachdem Sie die Tutorials 6-11 aus der Basic VHDL Tutorial-Reihe abgeschlossen haben! Wenn Sie die Blogbeiträge gelesen, die Videos angesehen und die Übungen gemacht haben, sollten Sie qualifiziert sein, die meisten Fragen im Quiz zu beant
VHDL