Power-Up Phasendeterminismus mit PLL-Synthesizern und System-Level-Kalibrierung sicherstellen

Im ersten Teil dieser Serie untersuchten wir, wie man eine bekannte, deterministische Phase für jeden Kanal in komplexen RF-Subsystemen garantiert, die mehrere DSP-Blöcke, Breitband-DACs und ADCs integrieren. Dieser zweite Teil fokussiert auf PLL-Synthesizer-Phasenanpassungen, Skalierbarkeit auf größere Arrays und einen kompakten System-Level-Kalibrierungsalgorithmus, der ohne externes Equipment funktioniert.

PLL-Synthesizer Phasenanpassungen

Wir wählten PLL-ICs, die feinkörnige, pro-Digitizer Phasentuning bieten. Temperatur-induzierter Drift in der PLL-Phasenbeziehung zum SYSREF wird durch einen Feedback-Loop kompensiert, der den ersten Transmit-Kanal jedes Digitizers zwingt, auf den ersten Kanal des Referenz-ICs zu locken. Der erste Transmit-Kanal emittiert ein einzigartiges Signal (Abbildung 1), das zusammen mit den anderen drei Kanälen zu einem gemeinsamen Receiver (Rx0) geroutet wird. Simultane Empfang aller Kanäle ermöglicht Cross-Correlation zur Extraktion der komplexen Phasenoffsets, Φ_TxOffset.

Jeder PLL enthält einen spannungsgesteuerten Oszillator (VCO) bei f_{VCO_PLL}. Die gemessenen Offsets beziehen sich auf die erforderliche PLL-Anpassung, Φ_{PLL_Adj}, und die Trägerfrequenz f_carrier durch den in Gleichung 1 gezeigten Ausdruck.

Abbildung 1. PLL-Synthesizer Phasenanpassung aligniert den ersten Transmit-Kanal jedes Digitizer-ICs.

Anwenden von Φ_{PLL_Adj} etabliert eine gemeinsame Transmit-Baseline über alle Digitizer-ICs für jeden Power Cycle (Abbildung 2). Offene Kreise kennzeichnen den ersten Zyklus; solide Punkte repräsentieren nachfolgende Zyklen, demonstrierend, dass die kalibrierten Transmit-Phasenoffsets für den ersten und zweiten Channelizer trotz variierender thermischer Gradienten aligniert bleiben.

Abbildung 2. Anpassen der PLL-Phase aligniert den ersten Transmit-Kanal aller Digitizer-ICs.

Abbildung 3 zeigt, dass Temperaturvariationen über die Plattform – induziert durch unterschiedliche Lüfter-Luftströme – effektiv kompensiert werden. Das enge Clustering identisch-farbiger Punkte in den oberen Plots bestätigt deterministische Receive- und Transmit-Phasenoffsets nach PLL-Anpassung, unabhängig vom thermischen Gradienten. Die gepollten Registerwerte unten rechts bestätigen, dass die SYSREF-LEMC Phasenbeziehung neutralisiert wird.

Abbildung 3. MCS kombiniert mit PLL-Phasenanpassung liefert Power-Up Phasendeterminismus über alle Kanäle, selbst unter thermischem Stress.

Mehrere RF-Frequenzen wurden getestet, um die Robustheit des MCS und PLL-Ansatzes zu bestätigen. Abbildung 4 listet die verwendeten Frequenzen auf, gewählt um sowohl Integer- als auch Non-Integer-Multiples der Referenzuhr und LEMC abzudecken.

Abbildung 4. RF-Frequenzen demonstrierend MCS Performance über diverse Clock Sources.

Skalierbarkeit auf Multiple Subarrays

Während die präsentierten Daten sich auf Subarray-Level Performance fokussieren, erweitern dieselben Prinzipien sich auf volle Arrays. Ein Array-Level Clock Tree verteilt SYSREF-Requests und Baseband Processing (BBP) Clocks an jedes Subarray in einem einzelnen Sample-Clock-Zyklus. Jedes Subarray generiert dann die benötigten SYSREFs und BBP Clocks für seine Digitizer, was globale Synchronisation über das gesamte System sicherstellt.

System-Level Kalibrierungsalgorithmus

Obwohl MCS deterministische Phase pro Kanal bietet, können Trace-Längen-Variationen im RF-Frontend weiterhin Inter-Channel-Offsets introduzieren. Um dies zu lösen, implementierten wir eine self-contained Kalibrierungsroutine, die ein Baseband-Waveform nutzt, injiziert in jeden Channelizer.

Das Waveform besteht aus einem Single-Period Pulse pro Transmit Channelizer (Abbildung 5). Pulse sind gestaffelt, sodass nur ein Pulse zur Zeit emittiert wird, und das kombinierte Signal wird zurück zu allen Receive Kanälen geroutet. Ein simultaner Capture yielded eine 4096 × 16 Matrix von Samples, eine für jeden der 16 Receive Kanäle.

Abbildung 5. System-Level Kalibrierung aligniert alle Receive und Transmit Kanäle mittels MCS und Baseband Pulse Sequenz.

Vertikale Analyse identifiziert den Pulse von Tx0 in der Rx0 Spalte; nachfolgende Pulse werden entsprechend lokalisiert. Die komplexe Phase jedes Pulse Rising Edge wird berechnet und in einem 1 × 16 Vektor gespeichert. Mit Tx0 als Referenz werden alle Transmit NCO Phasen angepasst zu matchen.

Horizontale Analyse über die Matrix bestimmt die Receive Kanal Phasen relativ zu Rx0. Der resultierende 1 × 16 Vektor wird genutzt, um die Receive NCOs zu updaten, Phasenalignment über das Subarray zu erreichen (Abbildung 6). Während Amplitude Alignment nicht inhärent ist, können On-Chip FIR Filter Amplitude Mismatches korrigieren ohne exzessive FPGA Ressourcen.

Abbildung 6. 16-Kanal Receive I/Q Phasenalignment erreicht via MCS und System-Level Kalibrierung.

Implementiert in MATLAB® completes diese Routine in ca. drei Sekunden. Eine HDL Implementation würde die Zeit weiter reduzieren während self-contained bleibend. Wenn Systemfrequenz und Amplitude beim Boot-Up bekannt sind, können Phasenoffsets aus einer Lookup Table geladen werden, die während Factory Kalibrierung erstellt wurde, was die Notwendigkeit wiederholter Messungen eliminiert.

Fazit

Der Artikel demonstriert einen vollständigen MCS Workflow mittels vier Analog Devices AD9081 MxFET® ICs, thermischer Kompensation mit ADF4371 PLLs, und einem HMC7043 Clock IC für JESD204C Verteilung. MCS vereinfacht Boot-Time Kalibrierung und liefert deterministische Phase über multiple Frequenzen und thermische Bedingungen. Der begleitende Kalibrierungsalgorithmus befüllt Lookup Tables, was System Start-Up Zeit drastisch reduziert. Diese Lösung – bekannt als Quad-MxFE Plattform – ist ideal für Phased-Array Radare, Electronic Warfare, Instrumentation und 5G Base Stations.

Abbildung 7. Die Quad-MxFE Plattform ist käuflich erwerbbar bei Analog Devices.

Referenzen

• Del Jones. „JESD204C Primer: What's New and In It for You—Part 1.“ Analog Dialogue, Vol. 53, No. 2, Juni 2019.
• Del Jones. „JESD204C Primer: What's New and In It for You—Part 2.“ Analog Dialogue, Vol. 53, No. 3, Juli 2019.