NC State bricht Rekord: RFID-Chip schrumpft auf 125µm × 245µm, senkt Kosten & steigert Lieferkettensicherheit

Forscher der North Carolina State University haben den wohl kleinsten State-of-the-Art RFID-Chip hergestellt: ein Gerät mit 125 Mikrometer (µm) mal 245 µm. Der winzige Chip reduziert potenziell die Kosten von RFID-Tags und ermöglicht deren Einsatz in der Lieferkettensicherheit für High-End-Technologien.

Um Lieferketten zu managen, haben Hersteller häufig erwogen, einen RFID-Chip an Mikroprozessoren oder Systems-on-Chips (SoCs) anzubringen. Der RFID-Chip hatte jedoch immer seine eigene separate analoge Komponente mit Ladungspumpen und Kondensatoren.

Traditionelle RFID-Chips auf dem Markt enthalten sowohl analoge als auch digitale Komponenten. Das analoge Frontend ist jedoch nicht digitaler Natur, was Kosten hinzufügt und viel Platz auf dem Chip einnimmt.

Die Designmethode des Teams an der NC State eliminiert den Großteil des analogen Aufbaus, indem sie das digitale Stück befähigt, direkt auf das empfangene RF-Signal zu operieren.

Der neue Chip von NC State verwendet Standard-Bausteine traditioneller digitaler Architektur – Foundry-bereitgestellte Standardzellen – und ermöglicht ihnen, direkt auf dem RF-Signal zu operieren. Die digitale Struktur portiert RFID-Fähigkeit bereitwillig in eine gezielte Komponente, wie einen integrierten Schaltkreis in einer Lieferkette.

Diese RFID-Fähigkeit wird in den gezielten Komponenten mittels modularer digitaler Logikeinheiten eingesetzt, die IP-Blöcke genannt werden.

Die IP-Blöcke sind „hauptsächlich digital“ in ihrer Natur und erfordern keine hochgradig abgestimmten analogen Layouts. Das digitale Design ist kompatibel mit einer breiten Palette von Halbleitertechnologien, wie sie in konventionellen Computerchips verwendet werden.

„Dies ermöglicht die Integration von RFID-Tags in Computerchips, sodass Benutzer einzelne Chips über ihren gesamten Lebenszyklus verfolgen können. Dies könnte helfen, Fälschungen zu reduzieren und Ihnen zu erlauben zu verifizieren, dass eine Komponente das ist, was sie vorgibt zu sein“, sagte Kirti Bhanushali, der als Ph.D.-Student an der NC State an dem Projekt arbeitete und Erstautor des Papers ist.

Die Größe eines RFID-Tags wird weitgehend durch die Größe seiner Antenne bestimmt, aber der Chip ist der teure Teil, sagt Paul Franzon, korrespondierender Autor eines Papers zu der Arbeit und Cirrus Logic Distinguished Professor of Electrical and Computer Engineering an der NC State.

Je kleiner der Chip, desto mehr Chips erhalten Sie von einem einzelnen Siliziumwafer.

Mit günstigeren RFID-Tags können Hersteller, Distributoren oder Händler potenziell RFID-Tags verwenden, um kostengünstigere Artikel zu verfolgen, wie Produkte in einem Lebensmittelgeschäft, zum Beispiel.

Das Team ist nun daran interessiert, mit Industriepartnern zusammenzuarbeiten, um den Chip auf zwei Arten zu kommerzialisieren, sagt Franzon: Schaffung kostengünstiger RFID im großen Maßstab für Sektoren wie Supermärkte; und Einbetten von RFID-Tags in Computerchips, um hochwertige Lieferketten zu sichern.

„Der resultierende Tag kann im Volumen unter 1 Cent kosten“, sagte Prof. Franzon gegenüber Tech Briefs per E-Mail. „Das eröffnet viele Anwendungen, einschließlich dem Ersetzen von UPC-Codes für Lebensmittel.“

Während der Erkundung von Partnerschaftsmöglichkeiten mit anderen Unternehmen betont W. Shepherd Pitts, der als Research Assistant Professor an der NC State an dem Projekt arbeitete, den „Plug-and-Play“-Aspekt des RFID-Tags. Die Idee ist, dass ein Prozessorhersteller die Technologie direkt übernehmen und einfach ihre digitale Peripherie hinzufügen könnte, um die Funktionalität eines Chips zu erweitern.

Mehr RFID-Chips auf Tech Briefs

Ein NASA-Reader nutzt einen Frequenzmultiplexer, um eine größere Anzahl von RFID-Tags präzise zu lokalisieren.

Sehen Sie, wie ein RFID-basiertes System älteren Menschen zu Hause helfen könnte.

Schauen Sie auf Tech Briefs TV: NASAs Johnson Space Center hat eine Suite von RFID-Technologien für Lizenzierung verfügbar.

„Wenn sie diese Funktionalität bereits in ihrer Hardwarebeschreibungssprache (Verilog, VHDL, etc.) validiert haben, dann kann sie mit unserer Methode unter Verwendung von Standard-Place-and-Route-Tools realisiert werden. Die analoge Designkomponente ist sehr leicht und schnell in neuen Nodes einzusetzen, da Schaltungen wie Ladungspumpen vermieden werden, daher ist es ein ‚Mostly Digital‘-Ansatz, der herstellerbereitgestellte Standardzellen nutzt und somit zu den aggressivsten Fertigungsnodes skaliert.“

Das Paper „A 125µm×245µm Mainly Digital UHF EPC Gen2 Compatible RFID tag in 55nm CMOS process“ wurde am 29. April auf der IEEE International Conference on RFID vorgestellt. Das Paper wurde mitverfasst von Wenxu Zhao, der als Ph.D.-Student an der NC State an dem Projekt arbeitete; und Dr. Pitts.

Was denken Sie? Teilen Sie Ihre Fragen und Kommentare unten.