IBM Bricht Neues Terrain Mit 7nm FinFET-Technologie Mittels EUV-Lithografie

Dieser vierte Teil unserer vierteiligen Serie erforscht IBMs bahnbrechende Papers, präsentiert auf IEDM 2016.

IEDM, das weltweit führende Forum für Halbleiter- und Elektronikgeräte-Innovation, hostete IBMs neueste Durchbrüche: ein Rastertast-Thermometer, einen Luftspacer für 10-nm-Chips, einen 7-nm-FinFET-Prototyp und wegweisende Kohlenstoffnanoröhren-Arbeit. Die Papers und Talks, präsentiert von IBM-Forschern und Partnern, waren Highlights der diesjährigen San-Francisco-Konferenz.

Die Konferenz zeigte vier IBM-Papers, die die nächste Generation des Computings exemplifizieren – Moores Law vorantreibend, Architekturen innovierend und neue Materialien nutzend. Dieser finale Artikel fokussiert das 7-nm-FinFET-Paper „A 7 nm FinFET Technology Featuring EUV Patterning and Dual-Strained High-Mobility Channels“, verfasst von Ruilong Xie, Senior Technical Staff Member bei GlobalFoundries, und Kollaborateuren von IBMs Albany Nanotech Center.

Im Juli enthüllten IBM und seine Allianzpartner die weltweit ersten 7-nm-Testchips, erreicht durch Extreme Ultraviolet (EUV) Lithografie und die Adoption von Silicium-Germanium (SiGe) als Transistor-Kanalmaterial.

Von Silicium Zu Silicium-Germanium

Das IEDM-Paper demonstriert, dass SiGe-basierte FinFETs die 10-nm-Technologie-Grundregeln erfüllen und überlegene Performance liefern. Dieser Ansatz ermöglicht sowohl Low-Power- als auch High-Performance-Geräte auf einem einzelnen Chip ohne Kompromisse, was SiGe als überzeugende CMOS-Alternative positioniert.

SiGe erweitert Chip-Skalierung durch Einführung von Spannung via Gitterfehlanpassung – größere Germaniumatome in einer Siliciummatrix – was Trägerbeweglichkeit erhöht und höheren Strom bei reduzierter Spannung erlaubt. Gekoppelt mit reduziertem parasitärem Widerstand und Kapazität skizzierte das Team einen 7-nm-Fahrplan, der 40 % bessere Performance bei gleicher Leistung wie ein 10-nm-Knoten erreicht.

Extrem Kurze Lichtwellenlängen

EUV nutzt eine 13,5-nm-Wellenlänge – weit kürzer als das traditionell genutzte 193-nm-Licht – und ermöglicht das Ätzen von bis zu 20 Milliarden 7-nm-Transistoren pro Wafer. Um diese Dichte zu realisieren, muss der Prozess jedoch zuverlässig, konsistent und skalierbar werden.

Lithografie ähnelt traditionellem fotografischem Druck: Ein Wafer wird Licht ausgesetzt, das durch eine Maske tritt. Erreichbare Linienbreiten hängen von Maske-Muster und Lichtwellenlänge ab. Mit 193-nm-Licht erfordern Sub-Feature-Pattern oft multiple Belichtungsschritte, was Durchsatz limitiert.

Dieser Multi-Pattern-Ansatz schichtet aufeinanderfolgende Belichtungen – ähnlich japanischem Holzschnitt – um Features zu verfeinern, führt aber zu Performance-Degradation. Für Consumer-Geräte akzeptabel, behindert es die Zuverlässigkeit, die Supercomputer und missionskritische Systeme fordern. Folglich verfolgt IBM EUV-Lithografie für 7-nm-Chips.

Oben links: Schematische Beschreibung dual-gestresster Kanalmaterialien auf SRB mit super-steilem retrogradem Well (SSRW), plus TEM-Bilder von (a) tensile-gestresstem Silicium-Fin und (b) kompressiv gestresstem SiGe-Fin auf gemeinsamem SRB. Oben rechts: TEM-Bild eines 48-nm-kontaktierten Polysilizium-Pitch-Geräts mit optimiertem self-aligned Kontakt mit ~10 nm Kontaktöffnung und Lmetal ~15 nm. Unten Mitte: Illustration und Graph zeigen, dass der Trench-Epitaxial-Prozess simultan Ground Rules und Kontaktwiderstandsreduktion nach Implantat- und Anneal-Optimierungen erfüllt.

Mit 13,5-nm-EUV kann eine einzelne, hochfidele Belichtung ein 7-nm-Muster produzieren und Multi-Patterning eliminieren. Die verbleibende Hürde ist der Übergang von EUV von Demonstration zur Massenproduktion – eine Evolution, die IBMs System-360-Erbe parallelt, das sich durch rigorose Verfeinerung zu heutigen fortschrittlichen Prozessoren entwickelte.

EUV-Lichterzeugung beginnt mit einem geschmolzenen Zinntropfen im Vakuum, der ein kugelförmiges Target bildet. Ein CO₂-Laser formt und steuert den Tropfen; ein zweiter, stärkerer CO₂-Laser verdampft das Zinn und emittiert 13,5-nm-Photonen. Diese Photonen werden gesammelt und durch eine Reihe hochreflektierender Spiegel auf den Wafer fokussiert.

Obwohl der EUV-Prozess komplex ist, bestätigen die Teamergebnisse, dass 7-nm-Chips, gefertigt mit EUV, hohe Qualität und Performance erreichen. Dies ebnet den Weg für zuverlässige, hochleistungsfähige Komponenten, die den strengen Anforderungen Next-Gen-Supercomputer genügen.

Teil eins lesen: Hotspot-Mapping
Teil zwei lesen: Eine andere Art Chip mit Kohlenstoffnanoröhren
Teil drei lesen: Luftspacer für 10nm-Chips