Verbesserte Retention in TaO/HfO und TaO/AlO RRAM: Ein selbst-gleichrichtendes Schaltmodell

Zusammenfassung

Ein umfassendes Retentionsmodell für selbst-gleichrichtende TaO/HfOₓ und TaO/AlOₓ Resistive Random-Access Memory (RRAM) wird vorgestellt. In Defekt-Falle-RRAM degradiert der Niedrigwiderstandszustand (LRS) typischerweise schneller als der Hochwiderstandszustand (HRS) aufgrund des limitierenden Einflusses der internen TaO-Widerstandsschicht. Stapeln von TaO/AlOₓ im Schaltstapel verbessert LRS-Retention markant, mit Extrapolation vorhersagend >5 Jahre bei Raumtemperatur. Beide Strukturen teilen eine gemeinsame TaO-Kappe und weisen identische Aktivierungsenergie von 0,38 eV auf. Die AlOₓ-Schicht führt eine höhere Sauerstoffdiffusionsbarriere ein, substanziell Retention verbessernd und stabilen LRS unter Bias-Bedingungen aufrechterhaltend.

Hintergrund

NAND-Flash-Technologie nähert sich Skalierungslimits, was vertikales RRAM (VRRAM) mit minimalen Filmstapeln, hoher Ausbeute und ohne Cross-Coupling als vielversprechende Lösung für ultra-dichte Speicher macht. Die 1TnR 3D-Architektur ermöglicht ultraniedrige Bit-Kosten in kompakten Arrays. Jüngste Arbeiten verschoben RRAM-Betrieb hin zu niedrigstromigem Defekt-Falle-, Vakanz-modulierendem oder Interface-Typ-Schaltmechanismen, doch Retentionsversagen durch Sauerstoffvakanz-Migration bleiben ungelöst. Filamentäre Retentionsstudien schlagen verschiedene Modelle zur Erklärung von Verlusten vor, suggierend, dass ein Wechsel der Schaltmechanismen Endurance verbessern könnte. Frühere Studien zu TaO/HfOₓ Devices zeigten Nichtlinearität ~40, Endurance >1000 Zyklen, 85 °C Datenerhalt. Stabile Retention bei niedrigen Strompegeln bleibt jedoch Herausforderung. Dieser Brief führt ein Retentionsmodell basierend auf der Arrhenius-Methode für zwei Defekt-Falle-Devices ein, hervorhebend die Rolle der AlOₓ-Schicht bei Retentionsverbesserung durch dichte Bindung.

Methoden

TaO/HfOₓ und TaO/AlOₓ Devices wurden auf 8-Zoll Si/thermisches-Oxid-Substraten gefertigt. Bottom-Elektroden (TiN) per PVD deponiert, strukturiert und geätzt via konventioneller Lithografie. Post-Ätz-Reinigung nutzte O₂/H₂O-Plasma bei 180 °C, formend dünne TiON-Oxidationsschicht auf TiN. Schaltlagen HfOₓ und AlOₓ wurden per ALD mit HfCl₄-H₂O und TMA-H₂O Vorläufern bei 300 °C bzw. 250 °C deponiert. TaO-Kappe folgte via Low-Temperature Plasma Oxidation (LTPO) bei 0,2 Å/s, bereitstellend internen Self-Compliance-Widerstand. Top-Elektroden (TiN) per PVD. Abb. 1 illustriert Layertacks und Dicken für beide Devicetypen. Nach Strukturierung wurde Low-Temperature-Oxid (250 °C) für Passivierung deponiert, gefolgt von Standard-Backend-Processing für Kontakte und Pads.

Ergebnisse und Diskussion

Elektrische Leistung wurde mit HP4156C Halbleiterparameteranalysator evaluiert. Abb. 2a,b zeigen J-V-Kennlinien für TaO/HfOₓ und TaO/AlOₓ Zellen, jeweils über drei Device-Flächen (0,1, 0,56, 25 µm²). Alle Devices starteten in HRS, wurden mit positiver Bias in LRS programmiert, dann mit negativer Bias in HRS zurückgesetzt. J-V-Kurven zeigen konsistente Stromdichte über Zellgrößen, indizierend uniformes feldgetriebenes Programmieren und bestätigend Defekt-Falle-Schaltverhalten. LRS und HRS Widerstände skalieren invers mit Fläche (Abb. 2c,d), verstärkend stromdichtegesteuerten Schaltmechanismus. TaO/AlOₓ Devices erfordern leicht höhere Set (4–4,5 V) und Reset (−1,5 bis −2,5 V) Spannungen als TaO/HfOₓ (3–4 V, −0,5 bis −1,5 V), reflektierend höhere Energiebarriere in AlOₓ-Schicht.

Retentionsverhalten wurde bei 85 °C und 1 V geprüft. Abb. 3a,b zeigen, dass LRS in beiden Devicetypen deutlicher degradiert als HRS, doch TaO/AlOₓ überlegene LRS-Stabilität aufweist. Über Zeit driften sowohl HRS als auch LRS zum initialen Widerstandszustand (IRS), hervorgehoben durch gestrichelte Linien. Abb. 3c,d illustrieren, dass Backen von TaO/AlOₓ bei 150 °C für 48 h und TaO/HfOₓ bei 120 °C für 120 h LRS auf Initialzustand restauert, was Rolle von Sauerstoff-Ion/Vakanz-Rekombination im Retentionsverlust unterstreicht.

Retentionszeiten wurden via Arrhenius-Methode extrahiert. Durch Analyse des LRS-Widerstandsverhältnisses über Zeit (30–150 °C) und Extrapolation auf 10³× initialen LRS schätzten wir Retentionszeiten von 10⁶ s bei 150 °C und ~2×10⁸ s (≈5 Jahre) bei Raumtemperatur für TaO/AlOₓ Devices. Beide TaO/HfOₓ und TaO/AlOₓ teilen dieselbe Aktivierungsenergie von 0,38 eV, indizierend dass TaO-Kappe den Vakanz-Ion-Rekombinationsprozess dominiert. AlOₓ-Schichts höhere Atomdichte und kürzere Al-O Bindungslänge reduzieren Sauerstoff-Ionen-Mobilität, kreierend höhere Diffusionsbarriere, die Retention verlängert.

Retentionsmechanismen unterscheiden sich zwischen filamentären und Defekt-Falle-RRAM. In filamentären Devices regiert laterale Vakanzdiffusion Ruptur, während Defekt-Falle-Devices longitudinale Diffusion parallel zum elektrischen Feld zeigen, was Retention bias-polaritätssensitiv macht. Abb. 5a,b zeigen On-Bias-Retention: positive Bias verlängert LRS, negative Bias beschleunigt Degradation. Bei ±100 mV sind On-Bias-Effekte vernachlässigbar, wahrscheinlich durch Bandoffsets an TiON-HfOₓ, TiON-AlOₓ, TiN-TaO Junctions. 500 mV positive Bias auf TaO/AlOₓ produziert keine beobachtbare Degradation.

Schlussfolgerungen

Vergleichende Analyse von TaO/HfOₓ und TaO/AlOₓ selbst-gleichrichtendem RRAM zeigt, dass AlOₓ-Schaltlage höhere Schaltspannungen und markant verbesserte LRS-Thermostabilität liefert. Verbesserte Retention resultiert aus höherer Sauerstoffdiffusionsbarriere, nicht aus Aktivierungsenergieänderung. Aktivierungsenergie (0,38 eV) wird von TaO-Widerstandsschichts Ion-Detrap-Prozess bestimmt, während dichter AlOₓ-Film Vakanzdiffusion unterdrückt, LRS-Retention verlängernd. Das vorgeschlagene Retentionsverlust-Schema, unterstützt durch On-Bias-Experimente, bietet wertvolle Leitlinien für Design niedrigstromiger, langretentiver, selbst-gleichrichtender RRAM für nächste-Generation Hochdichtespeicher.