Verbesserter Plasma-induzierter Ladungsdetektor für umfassende CMOS BEOL-Prozessüberwachung

Zusammenfassung

Diese Arbeit schlägt einen modifizierten Plasma-induzierten Ladungsdetektor (PID) vor, um den Detektionsbereich zu erweitern und mögliche Plasmaschäden über einen Wafer während fortschrittlicher CMOS BEOL-Prozesse zu überwachen. Neue Antennen-Designs für Plasma-induzierte Schadensmuster mit erweiterten Kondensatoren werden untersucht. Durch Anpassung der neuartigen PID-Detektoren wurden die maximalen Ladepegel der Detektoren erhöht.

Einleitung

In den letzten Jahren skaliert die Halbleiterprozesstechnologie kritische Dimensionen in großen integrierten Schaltungen weiter herunter [1–3]. Fortgeschrittene FinFET-Logikprozesse werden komplexer für dichter gepackte Transistoren in multifunktionalen, leistungsstärkeren Si-Chips. Reaktive-Ionen-Ätzschritte, durch Plasma verstärkt [4, 5], sind in fortschrittlichen Nanoprozessen unverzichtbar für Hochseitenverhältnis-Strukturen, essenziell für hochdichte Schaltungen [6]. Für CMOS-Technologieknoten < 45 nm änderten sich Transistorgates von konventionellem Polysilizium-Gate mit SiO₂ zu High-k-Metallgate-Stacks [7, 8]. Dies macht Geräte anfälliger für Plasma-induzierte Schäden und kann zu unvorhergesehenen latenten Schäden an High-k-Dielektrika führen [9]. In modernster FinFET-Fertigung sind zahlreiche RF-Plasmaschritte (Ätzen, Abscheidung, Reinigung) unvermeidbar, die höhere Frequenzen von Plasma-induzierten Ladeereignissen erzeugen [10]. Sowohl positive als auch negative Ladung auf Metallstrukturen können auftreten. Fließen diese Ladungen über leitende Pfade aus bestehenden Metallleitungen, Vias und Kontakten, kann unerwünschtes Entladen durch vulnerable Schaltungsteile – insbesondere Transistorgate-Dielektrika – erhebliche Zuverlässigkeitsbedenken hervorrufen. Beispiel: Trockenätzschritt – streuende Ionen und gesputtertes Material an Reaktionsoberfläche verursachen mehr Defekte in Bulk-Fins [11, 12]. Zur Vermeidung irreversibler Schaltkreisschäden durch Plasma-Ladung werden Designregeln zur Begrenzung von Metallstrukturen vorgegeben. Ein weiteres Beispiel: Schutzdiode leitet Plasma-Ladestrom von empfindlichen Schaltungen ab [13]. In-Situ Steam Generation (ISSG) Gate-Oxid verbessert Plasmaschadenstoleranz [14]. Kammereinstellung und modifizierte PECVD-Ti-Abscheidung mildern Plasmaschäden [15]. Die meisten Methoden führen jedoch unerwünschte Einschränkungen des Schaltungsdesigns oder Prozesskompromisse ein.

Konventionell werden On-Wafer-Testmuster zur Überwachung von Plasma-induzierten Schäden (PID) genutzt [16]. Der gängigste Parameter ist die Time-to-Breakdown (TDDB)-Charakteristik von Transistorgates mit großen Antennenstrukturen. Latente Schäden an Gate-Dielektrika werden durch Messung der Degradation unter Spannungs-/Stromstress enthüllt. Diese Muster liefern jedoch kein Echtzeit-Feedback zu Plasmaprozessen [17]. In Vorarbeiten wurde ein On-Wafer Plasma-induzierter Ladungseffekt-Detektor in fortgeschrittenen FinFET-Technologien demonstriert [18–20]. Der PID-Detektor nutzt kapazitive Kopplung, um eine Antwort auf dem Floating Gate zu induzieren – ohne Gate-Dielektrikumschädigung wie bei konventionellen PID-Detektoren. Man misst Verschiebungen der I-V-Kurven, um Intensität, Dauer und Polarität der Ladungen auf dem Antennengate zu bestimmen. Diese Detektoren unterliegen jedoch Sättigungseffekten, wenn Plasmaintenstität an bestimmten Aufzeichnungsorten kritische Werte überschreitet. Um den dynamischen Bereich zu erweitern, wurden neue Antennengate-Designs untersucht, wobei eine Verbreiterung der Sensorbereiche erfolgreich demonstriert wurde.

Methoden

3D-Schema des PID-Detektors mit parasitärem Kondensator am Antennenknoten (Abb. 1a). Unterschied zu PID-Überwachungsstruktur: Detektor nutzt langen Kontaktschlitz zur kapazitiven Kopplung der Antennenspannung auf das Floating Gate. Querschnitts-TEM (Abb. 1b): Kontaktschlitze sammeln Ladungen, kapazitiv an Floating Gate gekoppelt.

Abb. 2: Aufgezeichnete Schwellenwertspannungsverteilungen über 12-Zoll-Wafer. Negativer Vt-Shift: negative Ladungen auf Antenne ziehen positive Ladungen in Floating Gate → negativer Vt-Shift. Mit zunehmender Antennenfläche steigt Gesamtkapazität → niedrigere Antennenspannungen → kleinerer Vt-Shift.

Abb. 3a: Flussdiagramm der PID-Detektor-Funktionsweise. Plasma-Ladung (Q_Ant) auf Antenne → Antennengate-Potenzial V_Ant variiert. V_Ant kapazitiv an Floating Gate (FG) gekoppelt → Tunnelung von Elektronen in/aus FG. Nach Plasmaprozessen: Vt wird negativer/positiver basierend auf Q_Ant-Polarität. Vt berechenbar per FN-Tunnelstrommodell (Parameter Abb. 3b).

Abb. 4: Alle möglichen Kapazitäten am FG-basierten PID-Detektor. Abb. 5: Mit steigender Antennenfläche sättigt ΔVt. Wenn V_Ant Maximum erreicht, leckt Q_Ant bei zu hoher Spannung aus. Um Plasma-Flux über Detektorlimit hinaus zu vermeiden, wird Antennenkapazität absichtlich durch Zusatzkondensatoren (Loading Capacitors) erhöht, die den Anteil der Antennenkapazität an der Gesamtkapazität reduzieren.

Abb. 6a: 2D-Struktur des bisherigen In-situ PID-Detektors. Drei Strukturen für Zusatzkondensatoren: (b) MOM-Kondensatoren (größere Überlappung von Metalllagen), (c) STI-Kondensatoren (Längenanpassung des Metallgates), (d) Sidewall-Kondensatoren (Überlappung Metallgate-Kontakt).

Experimentelle Ergebnisse und Diskussion

Abb. 7: Gesamtkapazität vs. Antennenverhältnis bei drei Zusatzkondensator-Typen. Gesamtkapazität wird von Antennenkapazität dominiert bei Antennenverhältnis > 1K. Wenn Zusatzkapazität vergleichbar mit Antennenkapazität wird, beeinflusst sie Gesamtkapazität. Da max. Ladung auf Antenne fest: Erhöhung Gesamtkapazität → ΔV verringert (ΔQ = CΔV). Detektionsbereichs-Sensitivität unterdrückt, Sättigungseffekt bei Überschreitung ursprünglicher Limits verhindert. Drainstrom-Kennlinien für AR=10 mit verschiedenen STI-Kondensatoren (Abb. 8). Größerer Zusatzkondensator → geringerer Antennenkapazitätsanteil. Gleicher Plasma-Ladungsfluss → Gesamtladung proportional Antennenfläche. Erhöhte Gesamtkapazität → niedrigere V_Ant → Detektion hoher Plasma-Flux-Pegel möglich. Abb. 8: Kleinere I-V-Kurvenverschiebungen bei Proben mit Zusatzkondensatoren.

Boxplots der Schwellenwertspannungen für AR=1K mit verschiedenen MOM, STI, Sidewall-Kondensatoren (Abb. 9). Erhöhte Ladekapazität → geringerer durchschnittlicher Vt-Shift. Experimentell: STI-Struktur C_L zu klein für messbaren Einfluss. Abb. 10: Alle drei Zusatzkondensator-Typen reduzieren durchschnittliche Plasma-Ladungsantwort effektiv. Zusatzkondensator erweitert Detektionsbereich erfolgreich, Sensitivität wird reduziert. Für breitbereichige Detektion: Reihe von PID-Detektoren mit verschiedenen C_L in 1D-Array für Detektion sowohl hoher als auch niedriger Plasma-Ladepegel.

Schlussfolgerungen

Diese Studie untersucht neues Antennengate-Design zur Erweiterung des Sensorbereichs für Plasma-induzierte Ladepegel auf PID-Überwachungsdetektoren. Durch Zusatzkondensator wird hohe Antennengate-Spannung (Ladungsleckage) verhindert, sodass höhere Ladepegel auf PID-Detektoren registriert werden können. Dieses neuartige Design erweitert effektiv den Detektionsbereich von Plasma-Ladepegeln in fortschrittlichen CMOS BEOL-Prozessen.