High-Speed PCB Routing optimieren, um EMI-Einfluss zu minimieren

EMI-Mechanismus und Lösungen

Neue Generationen elektronischer Technologien führen zu steigenden Flankensteilheiten der Bauteile. Höhere Taktraten stellen erhöhte Anforderungen an das PCB-Design. Die Designqualität bestimmt die Performance der Bauteile und der gesamten Schaltung. Besonders unter Berücksichtigung von Kosten, PCB-Fläche und Gesamtfunktionalität werden EMI-Quellen (Elektromagnetische Verträglichkeit) breiter und komplexer.

Layout

Bereiche sollen nach Funktionalität aufgeteilt werden. Unterschiedliche Funktionen in verschiedene Bereiche; sensible Einheiten in Funktionsbereichen beachten.

Allgemeine PCB-Layout-Prinzipien:

• a. Bei High-Speed-Schaltungen Pinverteilung der Bauteile berücksichtigen. Verteilte Kapazität der Pins ist essenziell, besonders bei High-Speed-Taktsignalen. Auch verteilte Induktivität beachten – sie kann Signoschwingungen und Funktionsausfall verursachen. Layout mit hoher Dichte, kurze Leiterbahnen für künftiges Routing, EMI-Reduktion.
• b. Analoge und digitale Bauteile im Layout räumlich trennen. Digitalsignale haben komplexe Spektren mit vielen Harmonischen, die analoge Signale stark stören. Sorgfältige Trennung nötig.
• c. Takteinheiten sind in High-Speed-Schaltungen kritisch. Ihr Arbeitsmechanismus entspricht einer Rauschquelle – sie oszillieren bei bestimmten Bedingungen. Als wichtige Quelle leitungsgebundener und abgestrahlter Störungen darf die Takteinheit nicht am PCB-Rand platziert werden (sonst EMI kritisch). Zentrale Platzierung reduziert EMI erheblich.

Routing

Bei niedrigen Kosten Groundplane maximieren zur EMI-Reduktion. Bei strikter Kostenkontrolle: Layeranzahl und Stackup sorgfältig wählen. Signaltypen trennen: High-Speed- und Low-Speed-Routing unabhängig. Weitere Faktoren: Rauschquellen, Rauschunterdrückung, Impedanzanpassung (High-Speed ohne Matching → Reflexionen, geringere Zuverlässigkeit), Netlist.

Grundprinzipien des Routings

• 1. Knickpunkte vermeiden → keine 90°-Winkel (Abb. 1). Rechter Winkel verursacht Reflexionen; Übergänge glatt gestalten (45°-Bogen oder Rundung). Kritische Signale nicht über getrennte Bereiche führen (sofortige EMI-Erhöhung). Häufigster Fall: Überschreiten verschiedener Power-Domänen.
• 2. Analog/digital getrennte Routingbereiche. Ground- und Power-Leiterbahnen verbreitern: Ground > Power > Signal. 3W-Regel für Signal-Leiterbahnen; bei Multilayer 20H-Regel auf inneren Layern. Dies vermeidet ~70 % EMI. Bei analogen Sensordrähten: Abschirmung/Guard-Traces.
• 3. USB 2.0 / High-Speed-Differentialpaare: Koppelndes Routing (Coupled Routing), Integrität der Referenzebene zwischen Differentialpaaren sicherstellen. Differentialpaare sind meist High-Speed → nicht am PCB-Rand routen.

Schleifen (Loops)

Schleifen sind unvermeidbar: Signal fließt aus und zurück – jede Schleife wirkt als Antenne. Zur EMI-Reduktion: Anzahl und Antennenwirkung der Schleifen minimieren. Signalflussrichtung kennen, Schleifenfläche für High-Speed-Signale minimieren.

Häufigste Schleifen: Power-Schleifen durch Entkopplungskondensatoren (Abb. 2).

Links: Entkopplungskondensator weit entfernt → große Stromschleife, deutliche EMI. Rechts: Kondensator nah am Chip → minimaler Entkopplungsschleife, EMI-Reduktion. Prinzipien:

1. Nur ein Pfad zwischen zwei Punkten pro Signalleitung.
2. Groundplane ohne Unterbrechung im Signalleiterschleifen-Pfad.

PCB-Ground-Leiterbahnen

1. Digital Ground, Analog Ground, System Shield Ground unterscheiden. Digital/Analog Ground durch Ferritperlen/Kondensatoren trennen; Digital Ground und Field Ground direkt verbinden.
2. Ground-Leiterbahnen verbreitern, wo möglich.
3. Geschlossene Ground-Schleifen bilden → Störfestigkeit stärken, Potentialdifferenzen zwischen Systemen reduzieren.

Filterdesign

Bei High-Speed-PCBs können Power- und Signalleitungen gefiltert werden: Magnetische Filterkomponenten, EMI-Filter, Entkopplungskondensatoren.

a. Entkopplungskondensator-Auswahl

• Glättet Power, stärkt Störfestigkeit. Keramikkondensatoren (hohe Stabilität, Genauigkeit, kleines Volumen, niedriger ESR). Kapazität 1 µF–100 µF; Spannungsfestigkeit nach Schaltung wählen.
• Entkopplungskondensator nah am Bauteil platzieren.

b. Magnetische Komponenten-Auswahl

• Induktivitäten (Power-Ende) vs. Ferritperlen (Signalleitungen). Sättigungsparameter beachten – bei Sättigung Zerstörung. Qualität und DCR prüfen.
• Häufig: Ferritperlen auf Serielleitungen zur EMI-Verstärkung.

c. EMI-Filter-Auswahl

Kritischer Bereich: Power-In / Signal-Out (Common-Mode-Störung). Maßnahmen: Common-Mode-Choke, Varistor, LC-Schaltung, spezifischer EMI-Filter. Bei High-Speed: EMI bei digitalen Interfaces (USB, HDMI) beachten.

Signalreflexion

Energie vom Source- zum Load-Terminal: ZL = Z0. Ungleichheit → Teilreflexion.

Bei langer Leitungsverzögerung (> Signalflankenzeit) reflektieren starke Signale zum Source. Kompensation bei Ringing nötig (Abb. 5).

Ringing = EMI-Spitze. Vermeidung durch Designregeln (Tabelle 1):

Signal-Flankenzeit (ns)	Signalleitungs-Länge (inch)
5	8,6
4	6,9
3	5,1
2	3,4
1	1,7

EMI-Test

Nach Design trotz vieler Maßnahmen: Probleme erst im Test sichtbar. Dann Modifikationen.

EMI-Test: Methode, Geräte, Position. Methoden nach allen Items. Bei Standardabweichung: Spektrometer für Qualitativtest. Für spezifische EMI-Werte: professionelle Geräte. Testposition ideal: Dunkelkammer.

Weiterführende Ressourcen

• Can't-Miss Engineer-Friendly PCB Layout Guidelines
• Research on High-Speed PCB Design in Embedded Application System
• The Most Comprehensive Introduction of EMI and EMC Automated Tools
• 5 Tips for Automotive Circuit Design to Defeat EMI
• Full Feature PCB Manufacturing Service von PCBCart – Mehrere Mehrwertoptionen
• Advanced PCB Assembly Service von PCBCart – Ab 1 Stück