Ge-N-Kanal-MOSFETs mit ZrO2-Dielektrikum für verbesserte Mobilität

Hintergrund

GERMANIUM (Ge) hat im Vergleich zu Si-Bauelementen Vorteile einer höheren Trägermobilität und einer niedrigeren Verarbeitungstemperatur gezeigt. Diese machen Ge zu einer Alternative für Anwendungen von ultraskalierten CMOS-Logikbauelementen und Dünnfilmtransistoren (TFTs) als oberste Schicht in dreidimensionalen integrierten Schaltungen [1,2,3]. In den letzten Jahren wurden große Anstrengungen auf die Oberflächenpassivierung, das Gate-Dielektrikum und das Kanal-Engineering für Ge p-Kanal-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) gerichtet, die zu einer signifikanten Verbesserung der elektrischen Leistung für die p-Kanal-Geräte.

Bei Ge-n-Kanal-MOSFETs ist jedoch eine geringe effektive Trägermobilität (μ _eff ), die durch eine schlechte Grenzflächenschicht des Gatestapels verursacht wird, schränkt die Leistung der Vorrichtungen stark ein. Verschiedene Oberflächenpassivierungstechniken, einschließlich Si-Passivierung [1], Plasma-Nachoxidation [4] und InAlP-Passivierung [5] und mehrere High-κ-Dielektrika einschließlich HfO₂ , ZrO₂ [6,7,8], Y₂ O₃ [9] und La₂ O₃ [10] wurden in Ge-nMOSFETs untersucht, um die Elektronen μ . zu verstärken _eff . Es wurde gezeigt, dass ZrO₂ In den Ge-Kanal integriertes Dielektrikum kann eine robuste Schnittstelle bieten, da ein GeO₂ Grenzschicht kann mit dem ZrO₂ . reagieren und sich mit ihm vermischen Schicht [7]. Ein anständiges Loch μ _eff wurde in Ge-p-Kanal-Transistoren beschrieben [6,7,8], während es noch viel Raum für Verbesserungen bei Elektronen μ . gibt _eff für ihre Kollegen.

In dieser Arbeit werden Ge-nMOSFETs mit ZrO₂ Gate-Dielektrikum werden hergestellt, um ein verbessertes μ . zu erreichen _eff über Si im gesamten Bereich der Inversionsladungsdichte (Q _inv ). Ge-Transistoren erzielen eine 50%ige Verbesserung des Elektronen μ _eff im Vergleich zur Si-Universalmobilität bei einem mittleren Q _inv von 5.0 × 10 ¹² cm ⁻² .

Experimentell

Die wichtigsten Prozessschritte zur Herstellung von Ge-nMOSFETs auf 4-Zoll-p-Ge(001)-Wafern mit einem spezifischen Widerstand von 0,136–0,182 Ω cm sind in Abb. 1a dargestellt. Die Source/Drain (S/D)-Regionen wurden mit Phosphorionen in einer Dosis von 1 × 10 ¹⁵ . implantiert cm ⁻² und einer Energie von 30 keV, gefolgt von einem Dotierstoffaktivierungsglühen bei 600 °C. Nach der Vor-Gate-Reinigung wurden Ge-Wafer in eine Atomschicht-Abscheidungskammer geladen, um die dielektrische(n) Gate-Schicht(en) zu bilden:Al₂ O₃ /O₃ Oxidation/ZrO₂ , ZrO₂ , oder O₃ Oxidation/ZrO₂ für Wafer A, B bzw. C. Für Wafer A 0,9 nm Al₂ O₃ wurde verwendet, um die Kanaloberfläche während O₃ . zu schützen Oxidation. O₃ Die Oxidation wurde bei 300 °C für 15 Minuten für beide Wafer A und C durchgeführt. Für alle Wafer war die Dicke von ZrO₂ war ~ 3,3 nm. Anschließend wurde TiN(100 nm)-Gate-Metall über physikalisch reaktives Sputtern abgeschieden, und es wurden Lithografiemusterung und reaktives Ionenätzen verwendet, um die Gate-Elektrode auszubilden. Danach wurde eine 25 nm dicke Ni-Schicht in S/D-Gebieten abgeschieden. Schließlich wurde das Nachmetallisierungsglühen (PMA) bei 350 °C für 30 s durchgeführt, um das Ni-Germanid zu bilden und die Grenzflächenqualität zu verbessern. Schematische und Mikroskopbilder des hergestellten Transistors sind in Abb. 1b bzw. c gezeigt.

a Wichtige Prozessschritte zur Herstellung von Ge-nMOSFETs. b Querschnittsschema und c Mikroskopaufnahme der hergestellten Geräte

Abbildung 2a, b zeigen die hochauflösenden Transmissionselektronenmikroskop(HRTEM)-Bilder der Gatestapel auf den Wafern A bzw. B. Die einheitliche Dicke des Al₂ O₃ /GeO_x Grenzschicht (IL) für Wafer A ist ~ 1,2 nm, was auf 0,2–0,3 nm GeO_{x . hinweist} . Für das Gerät auf Wafer B ein ultradünnes GeO_x IL wurde experimentell nachgewiesen [7].

HRTEM-Bilder von a TiN//ZrO₂ /Al₂ O₃ /GeO_x /Ge, b TiN/ ZrO₂ /GeO_x /Ge-Stapel für die Geräte auf den Wafern A bzw. B

Ergebnisse und Diskussion

Die gemessene Kapazität (C ) und der Ableitstrom (J ) werden die Charakteristiken für Ge-MOS-Kondensatoren auf den Wafern A, B und C gemessen und in Fig. 3a bzw. b gezeigt. Die äquivalente Oxiddicke (EOT) der Bauelemente auf den Wafern A, B und C wird mit 1,79, 0,59 bzw. 0,83 nm extrahiert. Unter der Annahme des GeO_x IL bietet eine zusätzliche EOT von ~ 0,25 nm für Wafer A und C durch Vergleich der Wafer B und C, dem 3,3 nm ZrO₂ trägt einen EOT von ~ 0,6 nm mit einem κ-Wert von ~ 21,8 bei, was mit dem zuvor gemeldeten Wert von amorphem ZrO₂ . übereinstimmt [11]. Diese abgeleiteten Ergebnisse bestätigen auch, dass die Dicke in GeO_x IL auf Wafer B ist vernachlässigbar.

a Gemessenes C als Funktion der Spannung V Eigenschaften für Ge-pMOS-Kondensatoren auf den Wafern A, B und C. b J gegen V Kurven für die Geräte. c Benchmarking von J (extrahiert bei V _FB ± 1 V) der Ge-MOS-Kondensatoren in dieser Arbeit im Vergleich zu Daten, die für ähnliche Vorspannungsbedingungen aus der Literatur erhalten wurden

Das GeO_x /Al₂ O₃ IL für Wafer A und GeO_x IL für Wafer C erzeugt die EOT von ~ 1,2 bzw. ~ 0,25 nm. Der EOT der Bauelemente kann weiter reduziert werden, indem die IL-Dicke verringert oder die Grenzflächenqualität verbessert und die Permittivität von ZrO₂ . erhöht wird mit etwas Oberflächenpassivierung, z. B. NH₃ /H₂ Plasmabehandlung [6]. Abbildung 3c vergleicht J versus EOT-Eigenschaften für die Ge-nMOSFETs in dieser Arbeit mit Werten für andere berichtete Ge-Bauelemente [5, 12, 13, 14, 15, 16, 17]. Es wird auch beobachtet, dass die Ergebnisse mit dem berichteten Ge-MOS mit ultradünnem EOT übereinstimmen, das denselben Trends folgt, was darauf hindeutet, dass der in Fig. 3b gezeigte Unterschied des Leckstroms hauptsächlich auf den Unterschied des EOT zurückzuführen sein sollte.

Abbildung 4a zeigt den gemessenen Drainstrom (I _D ) und Quellstrom (I _S ) gegen Gatespannung (V _G ) Kurven von Ge nMOSFETs der Wafer A, B und C. Alle Transistoren haben eine Gatelänge L _G von 4 μm und einer Gate-Breite W von 100 μm. Die Punkt-Unterschwellenschwingung (SS), definiert als dV _G /d(logich _D ), als Funktion von I _D Kurven für die Transistoren in Fig. 4a berechnet und in Fig. 4b gezeigt. Es wird klargestellt, dass der Transistor auf Wafer A das verschlechterte I . aufweist _D Leakage Floor und SS im Vergleich zu den Bauelementen auf den Wafern B und C. Abgesehen davon, dass die Erhöhung des EOT bei den Bauelementen auf Wafer A die Zunahme von SS mit sich bringen würde, sollten diese Phänomene teilweise der Tatsache zugeschrieben werden, dass das Bauelement mit dem Al ₂ O₃ eingefügte Schicht hat eine höhere Dichte an Grenzflächenfallen (D _es ) innerhalb der Bandlücke des Ge-Kanals im Vergleich zu den Wafern B und C.

a Gemessen I _D und ich _S gegen V _GS Kurven von Ge-nMOSFETs auf den Wafern A, B und C. b Punkt SS als Funktion von I _D für die Transistoren. c Ich _D –V _D Eigenschaften zeigen, dass der Ge nMOSFET auf Wafer A einen höheren Treiberstrom hat als die Geräte auf den Wafern B und C

Abbildung 4c zeigt die gemessenen Ausgangseigenschaften, d. h. I _D –V _D Kurven für verschiedene Werte von Gate Overdrive |V _G –V _TH | der Geräte, die zeigen, dass der Ge-Transistor auf Wafer A im Vergleich zu den Geräten auf den Wafern B und C einen deutlich verbesserten Ansteuerstrom erreicht. Hier ist V _TH ist definiert als V _GS entspricht einem Ich _D von 10 ⁻⁷ A/μm. Unter Berücksichtigung der identischen Bedingungen für die S/D-Bildung ist das verstärkte I _DS für Transistoren auf Wafer A bedeutet den höheren μ _eff [18,19,20,21]. Die Al₂ O₃ Schicht hat nicht zum Abbau von D . geführt _es Leistung nahe dem Leitungsband des Ge-Kanals.

Abbildung 5a zeigt den Gesamtwiderstand R _tot als Funktion von L _G für die Ge nMOSFETs mit ZrO₂ Dielektrikum mit einem L _G im Bereich von 2 bis 10 µm. Die Werte von R _tot werden bei einem Gate-Overdrive von 0,6 V und einem V . extrahiert _D von 0,05 V. Der S/D-Widerstand R _SD der Transistoren wird zu ~ 13,5 kΩ μm extrahiert, wobei die angepassten Linien verwendet werden, die sich am y . schneiden -Achse. Das ähnliche R _SD stimmt mit dem identischen Prozess der PMA- und S/D-Bildung überein. Der Kanalwiderstand R _CH Werte der Geräte werden durch die Steigung der angepassten Linien erhalten, d. h. ΔR _tot /ΔL _G , die zur Berechnung des μ . verwendet werden kann _eff Eigenschaften von Ge-nMOSFETs. Um die Schnittstellenqualität zu bewerten, müssen Schnittstellenfallendichten (D _es ) wurden nach der Hill-Methode [17] durch die folgende Gleichung extrahiert:

wo q ist die elektronische Ladung, A ist die Fläche des Kondensators, G _m,max ist der Maximalwert der gemessenen Leitfähigkeit mit der entsprechenden Kapazität C _m , ω die Kreisfrequenz ist und C _Ochse ist die Gate-Oxid-Kapazität. Das D _es die berechneten Werte betragen 3,7, 3,2 und 2,3 × 10 ¹² eV ⁻¹ cm ⁻² für die Geräte auf den Wafern A, B bzw. C.

Es ist bekannt, dass die berechneten Werte dem Midgap D . entsprechen _es . Das Gerät mit Al₂ O₃ IL auf Wafer A hat einen höheren Midgap D _es verglichen mit den Vorrichtungen auf den Wafern B und C. Dies stimmt mit den Ergebnissen in den Fig. 1 und 2 überein. 3a und 4a und der höhere Midgap D _es führt zu einer größeren Streuung der Verarmungskapazität in Wafer A, was einen höheren Leckstrom von I . verursacht _DS im Vergleich zu den anderen beiden Wafern. Beachten Sie, dass der Wafer A das untere D haben sollte _es in der Nähe der Leitungsbandlücke aufgrund ihres höheren μ _eff über Wafer B und C.

a R _tot gegen L _G Kurven für Ge nMOSFETs auf den Wafern A, B und C. Die Anpassungslinie, die sich an der y-Achse schneidet, und die Steigung der linearen Anpassungslinien werden verwendet, um das R . zu extrahieren _SD und R _CH , bzw. b μ _eff für die Ge-nMOSFETs in dieser Arbeit im Vergleich zu früher veröffentlichten Ergebnissen für ungespannte Ge-Transistoren. Die Geräte auf Wafer A zeigen das verbesserte μ _eff als die Si-Universalmobilität im gesamten Bereich von Q _inv

Es ist bekannt, dass μ _eff ist der Flaschenhals für hohe Ansteuerströme und Transkonduktanz in Ge-nMOSFETs. Hier, μ _eff kann berechnet werden durch \(\mu_{{{\text{eff}}}}} =1/[WQ_{{{\text{inv}}}}} (\Delta R_{{{\text{tot}}}} /\Delta L_{{\text{G}}} )]\), wobei ΔR _tot /ΔL _G ist die Steigung des R _tot gegen L _G wie in Abb. 5a gezeigt. Q _inv erhält man durch Integration des gemessenen C _inv –V _G Kurven. In Abb. 5b vergleichen wir die μ _eff gegen Q _inv der Ge-nMOSFETs auf den Wafern A, B und C mit denen, die zuvor in [18, 22, 23, 24, 25] beschrieben wurden. Der extrahierte Peak μ _eff Werte der Transistoren auf den Wafern A und C sind 795 und 682 cm ² /V s bzw. der von Ge-nMOSFETs auf Wafer B beträgt 433 cm ² /V s. Gen nMOSFETs mit Al₂ O₃ IL erreichen ein deutlich verbessertes μ _eff im Vergleich zu den Transistoren auf Wafer B oder C, die Bauelemente in [18, 22,23,24,25] in einem hohen Feld und universelle Si-Mobilität im gesamten Q _inv Palette. Bei einem Q _inv von 5 × 10 ¹² cm ⁻² , 50 % μ _eff eine Verbesserung wird in Vorrichtungen auf Wafer A im Vergleich zur universellen Si-Mobilität erreicht. Dies zeigt, dass durch den Schutz der Kanaloberfläche zur Verhinderung der Vermischung von ZrO₂ und GeO_x mit Al₂ O₃ , wird eine hochwertige Schnittstelle zwischen Gate-Isolator und Ge realisiert, um die Mobilitätseigenschaften zu verbessern, was auch in früheren Studien zu Ge-MOSFETs mit ultradünnem EOT berichtet wurde [26]. μ _eff in Transistoren auf Wafer C ist höher als das Si-Universal bei einem Q _inv von 2,5 × 10 ¹² cm ⁻² , obwohl es mit der Zunahme von Q . schnell abfällt _inv Palette. Dies zeigt an, dass das verwendete O₃ Oxidation vor ZrO₂ die Abscheidung würde die Grenzflächenqualität bis zu einem gewissen Grad verbessern; es führt jedoch nicht zu einer ausreichend flachen Kanaloberfläche, um die Streuung der Oberflächenrauheit des Trägers bei hohem Q . effektiv zu unterdrücken _inv aufgrund der Durchmischung von ZrO₂ und GeO_{x ,} da berichtet wird, dass die Erzeugung von Sauerstoffleerstellen während der Vermischung die Rauhigkeit der Nahordnung (SRO) erhöhen würde [27]. Optimierung des O₃ Oxidationsprozess oder Reduktion des Al₂ O₃ Die IL-Dicke kann dazu führen, dass der Ge-Transistor eine reduzierte EOT erreicht, während ein höherer μ . aufrechterhalten wird _eff auf dem hohen Q _inv .

Schlussfolgerungen

Die Auswirkungen der dielektrischen Struktur und Morphologie des Gates auf die elektrischen Eigenschaften von Ge-nMOSFETs werden untersucht. Ein Al₂ O₃ /ZrO₂ Gate-Dielektrikum sorgt für deutlich verbessertes μ _eff im Vergleich zur Si-Universalmobilität. μ _eff kann durch Einfügen eines Al₂ . verbessert werden O₃ Schicht zwischen dem ZrO₂ und Ge-Kanal, was jedoch unweigerlich zu einem größeren EOT führt. Al₂ O₃ -freie Gen nMOSFETs mit O₃ Oxidation der Ge-Oberfläche vor ZrO₂ Abscheidung einen Spitzenwert von μ . erreichen _eff von 682 cm ² /V s, das höher ist als das von Si bei ähnlichem Q _inv .

Verfügbarkeit von Daten und Materialien

Die Datensätze, die die Schlussfolgerungen dieses Artikels unterstützen, sind im Artikel enthalten.

Abkürzungen

Ge:

Germanium

ZrO₂ :

Zirkoniumdioxid

Al₂ O₃ :

Aluminiumoxid

O₃ :

Ozon

Si:

Silizium

PMA:

Nachglühen des Metalls

PDA:

Glühen nach der Abscheidung

IL:

Grenzschicht

TiN:

Titannitrid

MOSFETs:

Metall-Oxid-Halbleiter-Feldeffekttransistoren

ALD:

Atomlagenabscheidung

HF:

Flusssäure

µ _eff :

Effektive Trägermobilität

PPO:

Plasma-Nachoxidation

SS:

Schwung unter der Schwelle

MEZ:

Kapazitätsäquivalente Dicke

EOT:

Äquivalente Oxiddicke

Qinv:

Inversionsladungsdichte

HRTEM:

Hochauflösendes Transmissionselektronenmikroskop

Ni:

Nickel

GeO_x :

Germaniumoxid

I _DS :

Strom entziehen

V _GS :

Gate-Spannung

V _TH :

Schwellenspannung