Erhöhte Zuverlässigkeit von a-IGZO TFTs durch saubere Ätzstopp-Schicht und reduzierte Feature-Größe

Zusammenfassung

Wir untersuchten, wie diffundierte Cu⁺-Ionen die Mikrostruktur und Leistung von amorphen Indium-Gallium-Zink-Oxid (a-IGZO) Dünnschichttransistoren (TFTs) während eines Clean-Etch-Stopper-(CL-ES)-Prozesses und eines Back-Channel-Etch-(BCE)-Prozesses beeinflussen. Flugzeit-Sekundärionen-Massenspektrometrie (TOF-SIMS) bestätigte, dass die CL-ES-Schicht, bestehend aus einem sauberen SiOx-Ätzstopper, den a-IGZO-Kanal vor dem Source-Drain-(S/D)-Ätzmittel schützt und Cu⁺-Diffusion blockiert. Folglich weisen CL-ES-strukturierte TFTs eine überlegene Ausgangsstabilität auf (endgültiges I_ds/initiales I_ds = 82,2 %) im Vergleich zu BCE-strukturierten TFTs (53,5 %). CL-ES-Geräte erreichen auch einen niedrigeren initialen Subschwellen-Swing (SS) von 0,09 V dec⁻¹ versus 0,46 V dec⁻¹ und eine reduzierte SS-Degradation (0,16 V dec⁻¹ versus 0,24 V dec⁻¹) nach Hochstrombelastung (HCS). Bemerkenswert ist, dass der Schwellenspannungsversatz nur 3,5 V für CL-ES TFTs beträgt im Vergleich zu 7,2 V für BCE TFTs, was eine deutlich höhere Zuverlässigkeit anzeigt. Diese Ergebnisse deuten darauf hin, dass der CL-ES-Prozess ein vielversprechender Weg für skalierbare, hochleistungsfähige a-IGZO-Displays ist.

Hintergrund

Moderne Display-Produkte erfordern große, hochauflösende Panels mit schmalen Rändern und eleganter Ästhetik. Gate-Drive-IC-on-Array (GOA) Technologie, bei der Gate-Signale seriell an das Panel gesendet werden, bietet Kosteneinsparungen (Entfall von G-ICs und Bonding-Schritten) und ermöglicht schmale Randdesigns. Allerdings müssen GOA TFTs höhere Ausgangsströme und längere Einschaltzeiten liefern, was strengere Zuverlässigkeitsanforderungen als einzelne Pixel-TFTs stellt. Amorphes Indium-Gallium-Zink-Oxid (a-IGZO) ist ein führendes Kanalmaterial wegen seiner hohen Sättigungselektronenbeweglichkeit (5–10 cm² V⁻¹ s⁻¹) und ultraniedrigem Ausschaltstrom (< 1 pA). Der konventionelle BCE-Prozess, der den a-IGZO-Rückkanal aggressiven Ätzmitteln (HNO₃, H₃PO₄, CH₃COOH) aussetzt, wird zwar für einzelne Pixel-TFTs genutzt, leidet aber unter ätzmittelbedingten Schäden und Cu-Kontamination des Kanals, was seine Eignung für Hochstrom-GOA-TFTs einschränkt. Eine Clean-Etch-Stopping (CL-ES) Strategie, die eine robuste SiOx-Schicht einsetzt, kann den Kanal vor Ätzmitteln und Cu-Diffusion schützen und so Gleichmäßigkeit und Stabilität über große Display-Flächen verbessern. Die vorliegende Studie evaluiert den CL-ES-Prozess an a-IGZO GOA TFTs mit reduzierter Feature-Größe und vergleicht Mikrostruktur und elektrische Leistung mit BCE-strukturierten Pendants.

Experimentelle Methoden

Fertigung von a-IGZO GOA TFTs

Die CL-ES TFTs wurden durch eine modifizierte fünfstufige CL-ES-Sequenz (Abb. 1) gefertigt. Zunächst wurde eine Mo/Cu-Gate-Elektrode strukturiert, gefolgt von einem SiNx/SiOx (3000 Å/1000 Å) Dielektrikum-Stack, der bei 340 °C per PECVD abgeschieden wurde. Anschließend wurde ein 300 Å dicker a-IGZO-Film bei Raumtemperatur mit 15 % O₂ gesputtert. Ein 1000 Å SiOx-Ätzstopper (ESL) wurde bei 240 °C abgeschieden und mittels CF₄-Plasma strukturiert, wobei der darunterliegende a-IGZO in den aktiven Bereichen geschützt wird. Danach wurden S/D-Elektroden (Mo/Cu/Mo) gesputtert und mit einer 0,2 Gew.-% fluoridhaltigen H₂O₂-Lösung geätzt, wobei das ES-Muster als Maske diente. Schließlich wurde eine 3000 Å Passivierungsschicht abgeschieden. BCE-Geräte wurden mit dem konventionellen BCE-Prozess und identischen Masken zum direkten Vergleich hergestellt.

Fertigungsprozess des a-IGZO GOA TFT.

Charakterisierung

SEM (Camscan Mx2600FE) und XPS (PHI Quantera II) untersuchten Morphologie und Zusammensetzung, während TOF-SIMS (IONTOF, TOF-SIMS 5) Cu-Diffusion untersuchte. Elektrische Tests nutzten einen Keysight 4082A Analysator in dunkler Umgebung bei 60 °C. Hochstrombelastung (HCS) Zuverlässigkeit wurde über 1000 s bei V_gs = 25 V und V_ds = 25 V bewertet, wobei I_ds jede Sekunde und Transferkennlinien alle 100 s aufgezeichnet wurden.

Ergebnisse und Diskussion

Abb. 2 zeigt einen GOA TFT, gefertigt via CL-ES, mit Kanalbreite und -länge von 120 µm bzw. 10 µm. Alle Geräte wurden laser-isoliert, um unabhängige Messung zu gewährleisten, was ein I_off-Rauschen von 3 pA ergab und vernachlässigbares Cross-Talk bestätigte.

Fotos der GOA TFTs, elektrisch von den GOA-Schaltungen getrennt (Einsatz: I_off-Rauschen zwischen dem interessierenden TFT und anderen peripheren TFTs).

SEM-Analyse (Abb. 3) zeigt, dass CL-ES-Geräte Kanaldimensionen von 4 µm × 6 µm erreichen – vergleichbar mit BCE-Geräten – während die ESL-Schicht erhalten bleibt. Der CL-ES-Prozess eliminiert die Notwendigkeit zusätzlicher Lithographieschritte über die im BCE verwendeten hinaus, reduziert Maskenzahl und vereinfacht die Produktion.

SEM-Bilder der a-IGZO TFTs: a CL-ES-strukturierter TFT Draufsicht, b BCE-strukturierter TFT Draufsicht, c CL-ES-strukturierter TFT Querschnitt, d BCE-strukturierter TFT Querschnitt.

XPS-Spektren (Abb. 4) demonstrieren, dass der BCE-Prozess die a-IGZO-Zusammensetzung nach dem Glühen nicht signifikant verändert, aber beim Kontakt mit der H₂O₂-Cu-Ätzlösung einen erheblichen Verlust von Zn und Ga verursacht. Zn fällt von 5,42 % auf 3,16 %, Ga folgt einem ähnlichen Trend, was ätzmittelbedingte Defekte und erhöhte Sauerstoffvacanzen aufzeigt.

XPS-Analyse der Oberflächenzusammensetzung der a-IGZO-Dünnschichten a vor dem Glühen, b nach dem Glühen und c nach Exposition gegenüber der H₂O₂-Cu-Ätzlösung während des BCE-Prozesses. d Entsprechende Atomprozente für die obigen Prozesse.

TOF-SIMS-Mapping (Abb. 5) bestätigt, dass Cu⁺ in BCE-Geräten in den a-IGZO-Kanal eindringt, mit einem 20-fach höheren Cu-Peak im Vergleich zu CL-ES-Geräten, wo Cu auf die ESL begrenzt ist. Zn-Diffusion in die ESL deutet zudem darauf hin, dass hochenergetisches Plasma während der ESL-Abscheidung Defekte einführen kann. Die ESL in CL-ES-Geräten fungiert somit sowohl als Ätzmittel-Schild als auch als Cu-Diffusionsbarriere und bewahrt die Kanalreinheit.

TOF-SIMS-Analyse der Kanalbereiche von a-IGZO TFTs, gefertigt via a BCE und b CL-ES Prozess.

Hochstrombelastungstests (Abb. 6) zeigen, dass CL-ES TFTs nach 1000 s 82,2 % ihres initialen I_ds behalten, während BCE TFTs auf 53,5 % fallen. Extrapolation vorhersagt, dass CL-ES-Geräte nach 10.000 s 70,5 % beibehalten versus 33,7 % für BCE, was einer 271 % Verbesserung der Integrationszuverlässigkeit entspricht.

a Experimentelle Daten für 1000 s und b Extrapolation für langfristige HCS-Bewertung der CL-ES und BCE-strukturierten GOA TFTs.

Transferkennlinien-Evolution (Abb. 7, Tabelle 1) offenbart, dass CL-ES TFTs von 0,0 V auf 3,5 V in V_th nach 1000 s bei 60 °C verschoben sind, mit moderatem SS-Anstieg von 0,09 auf 0,16 V dec⁻¹. Im Gegensatz dazu zeigen BCE TFTs einen dramatischen V_th-Anstieg von 4,0 auf 11,2 V und einen SS-Abfall von 0,46 auf 0,24 V dec⁻¹, was schwere Cu-induzierte Fallenbildung und Oberflächenschäden widerspiegelt. Der CL-ES-Prozess liefert somit überlegene elektrische Stabilität und Gleichmäßigkeit.

I-V-Transferkennlinien während HCS-Bewertung von a CL-ES und b BCE-strukturierten GOA TFTs. Verhalten von c Schwellenspannung und d Subschwellen-Swing in 1000-s-Intervallen bei V_ds = 15 V. Initiale I_d-V_d Ausgangskennlinien für e CL-ES und f BCE-strukturierte GOA TFTs mit V_gs = 0, 5, 10, 15, 20 V.

CL-ES TFTs zeigen konsistente Ausgangskurven über Geräte hinweg, während BCE-Geräte bemerkenswerte Variationen aufweisen, was die Bedeutung des ESL-basierten Schutzes für Großflächen-Gleichmäßigkeit unterstreicht.

Schlussfolgerung

Wir demonstrierten, dass eine saubere Ätzstopp-Schicht (CL-ES), kombiniert mit reduzierter Feature-Größe, die Leistung und Zuverlässigkeit von a-IGZO GOA TFTs dramatisch verbessert. Der CL-ES-Prozess eliminiert Ätzmittelschäden und Cu-Diffusion, was zu höherem residualem I_ds (≈ 187 % des Initialwerts), niedrigerem initialem SS (0,09 V dec⁻¹) und kleinerem V_th-Versatz (3,5 V) führt. Diese Vorteile ermöglichen höhere Integrationsdichten, kosteneffiziente Fertigung und robusten Betrieb für schmale Rand-, hochauflösende Displays der nächsten Generation.

Abkürzungen

TFT:

Dünnschichttransistor

GOA:

Gate-Drive IC on Array

a-IGZO:

Amorphes Indium-Gallium-Zink-Oxid

LCD:

Flüssigkristall-Display

PECVD:

Plasma-unterstützte chemische Gasphasenabscheidung

ESL:

Ätzstopp-Schicht

BCE:

Back-Channel Etch

HCS:

Hochstrombelastung

SiOx:

Siliziumoxid

SiNx:

Siliziumnitrid

SS:

Subschwellen-Swing