Nicht-funktionale Pads in Vias bei High-Speed-PCBs: Beibehalten oder Entfernen? Einfluss auf Signalintegrität
Hochgeschwindigkeitssignale sind ein unvermeidbares Thema in der Kommunikationsindustrie. Mit steigender Datenmenge und Übertragungsrate werden High-Speed-Signale zunehmend kritisch. High-Speed-PCBs sind die Träger dieser Signale – Materialauswahl, Fertigungstechnologie und Routing-Design beeinflussen alle die Signalqualität. Nicht-funktionale Pads (Non-Functional Pads, NFP) sind ein technologisches Verfahren bei der High-Speed-PCB-Fertigung, während der Einfügedämpfung (Insertion Loss) einer der wichtigsten Parameter für die Signalqualität ist. Ob NFP beibehalten oder entfernt werden sollen, ist ein unvermeidbares Diskussionsthema zwischen Entwicklern und Fertigern. Dieser Artikel analysiert den Einfluss von NFP auf die Einfügedämpfung von High-Speed-Signalen aus Fertigungsperspektive im experimentellen Verfahren und liefert eine fundierte Entscheidungshilfe.
Einführung in NFP
Nicht-funktionale Pads sind Pads auf inneren oder äußeren Lagen, die nicht mit aktiven Leiterbahnen auf der Lage verbunden sind. NFP hat keinen Einfluss auf die elektrische Signalübertragung, kann aber die Kupferhaftung an der Lochwand verstärken. NFP ist in Abbildung 1 dargestellt.

Das Hinzufügen von NFP bedeutet, Metall-Anhaftungspunkte vor dem Durchkontaktieren (PTH) bereitzustellen. Daher neigen viele Hersteller dazu, NFP hinzuzufügen, um einen besseren PTH-Kupfereffekt im Mehrlagen-PCB-Fertigungsprozess zu gewährleisten.
Versuchsdesign
Im Experiment wird dasselbe Basismaterial (CCL – Copper Clad Laminate) verwendet. Alle PCBs enthalten 20 Lagen, wobei das Routing auf der 3. und 18. Lage implementiert ist. Die Einfügedämpfung wird zwischen NFP-Hinzufügung (Schema 1) und NFP-Entfernung (Schema 2) verglichen, um zu prüfen, ob NFP die Signalqualität beeinflusst. Da im PCB-Fertigungsprozess viele Unsicherheitsfaktoren existieren, müssen neben der Einfügedämpfung auch Schlüsselparameter geprüft werden, um sicherzustellen, dass keine anderen Einflussfaktoren in die Fertigung einfließen.
Prüfung beeinflussender Elemente
Impedanzkonsistenz-Prüfung
Im Signalverlusttest neigt Signalreflexion aufgrund inkonsistenter Impedanz dazu, erzeugt zu werden, was letztendlich das Einfügedämpfung-Testergebnis beeinflusst. Daher hängt die Korrektheit des Einfügedämpfungstests direkt von der Qualität der Impedanzkonsistenz ab. Der charakteristische Impedanztest wird jeweils nach Schema 1 und Schema 2 durchgeführt; die erhaltenen Werte sind in der untenstehenden Tabelle zusammengefasst.
| Testschema | Testlage | Charakteristischer Impedanz (Ohm) |
|---|---|---|
| Schema 1 | 3. Lage | 113,03 |
| Schema 2 | 3. Lage | 112,71 |
| Schema 1 | 18. Lage | 111,93 |
| Schema 2 | 18. Lage | 114,07 |
Aus der Tabelle ist ersichtlich, dass der Impedanzunterschied zwischen den beiden Schemata innerhalb von 5 % liegt – der Einfluss der charakteristischen Impedanz auf den Verlusstest kann vernachlässigt werden.
Prüfung der die Einfügedämpfung beeinflussenden Elemente
Die Einfügedämpfung setzt sich aus Dielektrischem Verlust und Leiterverlust zusammen. Da in beiden Schemata dasselbe Material und dieselben Grafiken verwendet werden, resultieren Dielektrischer und Leiterverlust ausschließlich aus der PCB-Fertigung. Beide werden im Folgenden analysiert, um deren Nicht-Einfluss auf die PCB-Fertigung zu gewährleisten.
a. Dielektrischer Verlust-Prüfung
Die Verwendung von Prepreg (Klebe-Bonding-Folie) im Mehrlagen-Aufbau führt zu Harzrückfluss; unterschiedliche Mengen an Harzrückfluss führen zu Unterschieden im dielektrischen Verlust. Aufgrund der Unsicherheit des Harzrückflusses muss nach dem Pressen eine Querschnittsanalyse durchgeführt werden, um den Einfluss von Harzrückflussdifferenzen vollständig auszuschließen.
Durch die Analyse lässt sich zusammenfassen: Die Kerndicke der oberen und unteren Lage der beiden Schemata beträgt jeweils 139,8 µm und 135,2 µm. Nach dem Pressen beträgt die Prepreg-Dicke jeweils 257,4 µm und 251,9 µm. Der maximale Dickenunterschied liegt innerhalb von 6 µm, was den Fertigungstoleranzen entspricht – die Einfügedämpfung wird durch den dielektrischen Verlust nicht beeinflusst.
b. Leiterverlust-Prüfung
Der Leiterverlust hängt von Länge und Breite der Leiterbahnen, Oberflächenrauheit und seitlichem Ätzen (Lateralerosion) während des PCB-Fertigungsprozesses im Testkreis ab. In den beiden Schemata ist das Leiterbahn-Design identisch, sodass der Einfluss der Leiterbahnlänge eliminiert ist. Brauneffekt, Ätzlösungskonzentration und Wasserdruck beeinflussen die Oberflächenrauheit. Um diese komplexen Faktoren zu vermeiden, wird die Leiterbahnkonsistenz direkt vom Endergebnis beurteilt.
Im Experiment beträgt die gemessene Leiterbahnbreite jeweils 168 µm und 166 µm (Schema 1 und 2) und die Leiterbahnhöhe 18,3 µm und 18,9 µm. Die Oberflächenrauheit liegt in beiden Fällen bei 2,5 µm. Alle Daten zeigen, dass der Leiterverlust in Bezug auf die Leiterbahnfertigung im Wesentlichen identisch ist – der Einfluss auf die Einfügedämpfung kann ausgeschlossen werden.
NFP-Einflussanalyse
Ausgehend von der Entstehungsquelle des dielektrischen und Leiterverlusts, gekoppelt mit dem Entstehungsprinzip der Einfügedämpfung, werden eine Reihe von Prüfungen zur PCB-Fertigungskonsistenz durchgeführt, um sicherzustellen, dass nur eine Variable – NFP – in den beiden Schemata vorkommt. Gemäß der Frequenzbereichsmethode (FD) in IPC-TM650-2.5.5.12 werden Schema 1 und Schema 2 getestet; das Ergebnis ist in Abbildung 2 dargestellt.

Als Ergebnis der einzigen Variable NFP kann der Einfluss von NFP auf die Signal-Einfügedämpfung annähernd beurteilt werden. Schema 1 entfernt NFP, Schema 2 behält NFP bei. Aus der Abbildung geht hervor: Sowohl bei Lage 03 als auch bei Lage 18 ist das Einfügedämpfung-Testergebnis in Schema 1 geringer als in Schema 2 – was bedeutet, dass das Hinzufügen von NFP die Signal-Einfügedämpfung erhöht.
Basierend auf diesem Experiment bleibt der Einfügedämpfungsunterschied bei ca. 9 % zwischen den beiden Schemata. Abbildung 3 zeigt eine primäre Einstufung eines bekannten Kommunikations-Terminalmaterials.

Aus Abbildung 3 ist ersichtlich, dass zwischen allen Materialklassen nur sehr geringe Einfügedämpfungsunterschiede bestehen. Fällt der in diesem Experiment gemessene Einfügedämpfungswert gerade in den Schwellenwertbereich, wird die Materialklasse durch NFP herabgestuft – was die gesamte Produktionskette vom Materialhersteller bis zum Endprodukt stark beeinflusst.
Fazit
Bei High-Speed-PCBs sind Mehrlagen-PCBs der unvermeidliche Entwicklungstrend, und die Durchkontaktierung (Via-Fertigung) ist das primäre Problem. NFP verbessert die PTH-Kupferbeschichtung an der Via-Wand erheblich und spielt eine wirksame Rolle bei der Verhinderung von Via-Kupferablösung und Qualitätsproblemen wie Via-Wand-Rissen. Unter Ausschluss anderer Einflussfaktoren wird in diesem Artikel die Variable NFP betrachtet und deren Einfluss auf die Einfügedämpfung analyset, um Materialherstellern, PCB-Herstellern und Endherstellern eine Referenz für High-Speed-PCB-Design zu geben.
Weiterführende Ressourcen
- Via-in-Pad (VIP) Technologie – Einführung
- High-Speed Layout Tipps
- High-Speed PCB Routing Techniken zur Reduzierung von EMI-Einfluss
- Forschung zu High-Speed PCB Design in eingebetteten Anwendungssystemen
- Full Feature PCB Manufacturing Service von PCBCart – Mehrere Mehrwertoptionen
- Advanced PCB Assembly Service von PCBCart – Ab 1 Stück
Industrietechnik
- Pandemieversicherung definieren: Ein Rahmen für öffentliches Vertrauen
- Via-in-Pad BGA Design: PCB-Zuverlässigkeit & Leistung steigern
- PCB-Via-Tenting erklärt: Vorteile, Prozess, Best Practices
- Wie die Beseitigung von Papier in Werkstätten Effizienz und Nachhaltigkeit steigert
- Experten-Anten auf 32 essenzielle PCB-Design-Fragen
- Auswirkungen fehlerhafter Solder-Mask-Via-Plugging auf PCB-Kupferintegrität & Gegenmaßnahmen
- Top 3 PCB-Routing-Techniken für Signalintegrität bei High-Speed
- Bewährte High-Speed-PCB-Layout-Tipps für zuverlässige Designs
- PCB-Design verbessern: Bewährte Strategien zur Steigerung der Störfestigkeit
- Effektive Signalreflexions-Unterdrückung für High-Speed-PCB-Layouts