CNT-Durchbrüche In Transistor-Skalierung & Integration Ebnen Weg Für Next-Gen-Chips

Kohlenstoffnanoröhren (CNTs) sind für den Halbleitersektor attraktiv, da sie exzellente elektrische Leitfähigkeit bei nur 1 nm Dicke liefern – weit dünner als Silizium. Trotz dieses Versprechens fehlen CNT-basierte Chips in Mainstream-Devices. Die Hürden bleiben Large-Scale-Integration und Transistor-Skalierbarkeit. Jüngste Papers, die wir in Science und Nature Nanotechnology ko-authored, präsentieren vielversprechende Lösungen für beide Herausforderungen.

Footprint-Erfolg Kippt Die Nanoskala

Skalierung ist die erste Hürde. 3D FinFET Silizium-Devices nähern sich ihrem Power- und Performance-Limit bei 7-nm-Gate-Länge. Selbst neueste 5-nm Silizium-Nanosheet-Transistoren, während sie höhere Dichte und Geschwindigkeit liefern, werden eventual ihre eigenen Limits erreichen.

Ein Transistor ist mehr als sein Gate. Source, Drain und Spacer addieren sich zum totalen Footprint. Abgebildet: Ein CNT-Transistor mit 40nm Footprint. (Figure 1B in „Carbon nanotube transistors scaled to a 40‑nanometer footprint“, veröffentlicht in Science.)

In unserem Science Paper „Carbon nanotube transistors scaled to a 40‑nanometer footprint“ demonstrierten wir einen kompletten CNT-Transistor, der das ITRS-Ziel eines 40-nm-Footprints erfüllt – ein Benchmark, unverändert seit 2015. Zum Vergleich: Fortschrittlichste kommerzielle 14-nm-Devices belegen grob 90 nm Chip-Area.

Die intrinsische 1,2 nm Dicke von CNTs erlaubt Gate-Längen von nur 10 nm, liefert überlegene elektrostatische Kontrolle und reduziertes Leckage. Zudem übertrifft Trägerbeweglichkeit in CNTs die von Silizium, was die gesamt Device-Geschwindigkeit boostet.

Jedoch erforderte Integration von CNTs mit Source und Drain eine neuartige Kontaktstrategie. Frühere End-bonded-Kontakte forderten Prozesstemperaturen nahe 850 °C, was Kanal-Längen unter 60–100 nm verbot. Durch Ersetzen des Verdrahtungsmaterials mit einer Kobalt-Molybdän-Legierung reduzierten wir den Thermal Budget auf 650 °C, was 10-nm-Kanalabstände ermöglicht.

Lead Author Dr. Qing Cao und Kollegen bestätigten, dass innerhalb dieses 40-nm-Footprints CNT-Transistoren die Performance-Metriken zeitgenössischer Silizium-Devices treffen oder übertreffen.

CNT-Elemente Kommen Auf Ringoszillator Zusammen

Zu zeigen, dass ein einzelner, hochskalierter Transistor feasible ist – trotz non-ideal Prozess – trieb unsere Verfolgung umfassender CNT-Integration. Über fünf Jahre verfeinerten wir Techniken für Sortierung halbleitender CNTs, Führung ihrer Self-Assembly über Wafers und Produktion robuster n-Kanal CNT FETs, die Degradation durch Metalloxidation widerstehen.

Alle Elemente müssen simultan in einem funktionalen Ringoszillator arbeiten. Abgebildet: Top-View SEM-Bild eines 5-Stage CNT Ringoszillators und CNTs in Trenches platziert. (Figure 1B in „High‑speed logic integrated circuits with solution processed self‑assembled carbon nanotubes“, veröffentlicht in Nature Nanotechnology.)

In frühen disruptiven Technologien können Lösungen für ein Problem andere Device- oder Schaltkreiskomponenten inadvertent kompromittieren. Dieser Trade-off hat Nanotechnologie-Demonstrationen – inklusive CNTs – historisch auf niedrige Integrationslevel limitiert und Bedenken über praktische Viabilität aufgeworfen.

Unser Nature Nanotechnology Paper „High‑speed logic integrated circuits with solution‑processed self‑assembled carbon nanotubes“ demonstriert einen Durchbruch: Assemblierung aller notwendigen Komponenten in einen voll funktionalen CMOS Ringoszillator, einen weit verbreiteten Benchmark für Logik-Technologien.

Dr. Jianshi Tang und Kollaboratoren mergten unsere etablierten Purifizierungs- und Placement-Techniken – visualisiert als isolierte „Penne-Pasta“ CNTs in Lösung – mit einer pivotalen Addition: einem Sidewall-Oxid, das den n-FET-Kanal durch die Fertigung shieldet. Diese Modifikation verdreifachte den Yield und sicherte, dass jedes Element des Ringoszillators zuverlässig operiert.

Der beschriebene 5-Stage CMOS Ringoszillator – operierend bei industrystandard 1 V – erreicht Stage-Switching-Frequenz von 2,8 GHz (355 ps) trotz moderater CNT-Dichte (nur sechs CNTs sichtbar im Kanal). Dies markiert die erste Nanotechnologie-Demonstration, die die 1-GHz-Schwelle übertrifft. Extrapolierend auf CNT-Dichte über 100 CNTs µm⁻¹ mit appropriat skalierten Devices projizieren wir Sub-Pikosekunden Stage Delays, weit outpacing aktuelle Silizium-Technologie.

Wie wir im Paper schreiben:

Da CMOS Ringoszillatoren direkt die Reife der Technologie reflektieren, ist es lang erwarteter Beweis, dass die wichtigen Issues des Transitions dieses vielversprechenden Materials in eine reale Technologie vigorously resolved werden.