Hochleistungs-SnSe-Nanoflocken-Feldeffekttransistoren mit niedrigwiderständigen Gold-Ohmischen Kontakten

Zusammenfassung

Wir berichten über p-typische Zinnmonoselenid (SnSe) Einkristalle, die in doppelt versiegelten Quarzampullen mit einer modifizierten Bridgman-Technik bei 920 °C gezüchtet wurden. Röntgenpulverdiffraktometrie (XRD) und energiedispersive Röntgenspektroskopie (EDX) bestätigen eindeutig, dass das gezüchtete SnSe aus einkristallinem SnSe besteht. Der elektrische Transport von mehrlagigen SnSe-Nanoflocken, die durch Exfoliation aus Bulk-Einkristallen hergestellt wurden, wurde mittels rückseitig gesteuerter Feldeffekttransistor (FET)-Strukturen mit Au- und Ti-Kontakten auf SiO₂/Si-Substraten untersucht. Dies zeigte, dass mehrlagige SnSe-Nanoflocken p-typische Halbleitereigenschaften aufweisen, bedingt durch Sn-Vakanzen auf den Oberflächen der SnSe-Nanoflocken. Zudem wurde ein starker Träger-Screening-Effekt in 70–90-nm-dicken SnSe-Nanoflocken-FETs beobachtet. Darüber hinaus wird der Einfluss der Metallkontakte auf mehrlagige SnSe-Nanoflocken-basierte FETs mit zwei verschiedenen Metallen (Ti/Au und Au) diskutiert.

Hintergrund

Übergangsmetallchalkogenide bieten eine Reihe optischer Bandlücken, die diese Materialien für verschiedene optische und optoelektronische Anwendungen geeignet machen [1]. Dünnschichten dieser Materialien, einschließlich PbTe, PbSe und Bi₂Se₃ [2], haben wegen ihrer potenziellen Verwendung in Infrarot-optoelektronischen Geräten, Strahlungsdetektoren, Solarzellen, Speichergeräten und holografischen Aufzeichnungsgeräten [3–8] beträchtliche Aufmerksamkeit erregt. Zinnmono- und diselenide (SnSe und SnSe₂) stehen im Fokus der Forschung aufgrund ihrer hohen Absorptionskoeffizienten, was für optoelektronische Anwendungen vorteilhaft ist. Zudem sind diese Materialien vielversprechend für thermoelektrische Anwendungen [9–24]. Zinnmonoselenid (SnSe) ist ein p-typischer Halbleiter mit einer Bandlücke für indirekt erlaubte Übergänge nahe ~0,9 eV und für direkt erlaubte Übergänge nahe ~1,2 eV, während Zinndiselenid (SnSe₂) ein n-typischer Halbleiter ist [6]. Die Kristallstruktur von SnSe ist orthorhombisch mit Gitterparametern a = 11,496 Å, b = 4,151 Å und c = 4,444 Å; diese orthorhombische Struktur transformiert bei hoher Temperatur in eine tetragonale Struktur, die dennoch niedriger ist als der Schmelzpunkt von SnSe₂ [25].

Kürzlich wurden Sn-basierte binäre Chalkogenid- und Dichalkogenid-Elektrogeräte, einschließlich Feldeffekttransistoren (FETs) mit großflächigem gemeinsamer Rückseiten-Gate, intensiv untersucht. Insbesondere wurden große Fortschritte bei der Charakterisierung SnSe₂-basierter FETs erzielt [26, 27]. 2016 berichteten Pei et al. über einen few-layer SnSe₂ FET mit hohem Ein/Aus-Verhältnis von ~10⁴ mit einer oberen Polymer-Elektrolyt-Abdeckschicht [27]. Guo et al. berichteten ebenfalls über einen hochmobilen few-layer SnSe₂ FET mit einer Dicke von ~8,6 nm [28]. Aus früheren Arbeiten wurde bestätigt, dass dünne und niedrig dotierte SnSe-Schichten hohe Mobilität und Strom-Ein/Aus-Verhältnis von SnSe₂ FETs liefern. Trotz dieser Bemühungen zur Nutzung von SnSe₂ wurde jedoch die elektrische Charakterisierung von SnSe FETs, die durch Exfoliation aus Einkristallen hergestellt wurden, nicht berichtet. Eine detaillierte Charakterisierung des elektrischen Transports in few- und mehrlagigen SnSe₂-Flocken muss durchgeführt werden, um die elektrischen Transporteigenschaften von Zinnchalkogeniden wie SnSe-Nanoflocken zu bewerten, da Einkristalle von SnSe eine hohe Trägerbeweglichkeit von ~7835 cm²/V s erwarten lassen [29].

In dieser Arbeit charakterisierten wir einkristallines SnSe, das mit der modifizierten Bridgman-Methode gezüchtet wurde. Der elektrische Transport in mehrlagigen SnSe-Nanoflocken-FETs, die durch Exfoliation aus Bulk-Einkristallen hergestellt wurden, wurde erstmals mittels rückseitig gesteuerter FET-Strukturen auf SiO₂/Si-Substraten charakterisiert. Darüber hinaus wurde der Einfluss der Metallkontakte auf mehrlagige SnSe-Nanoflocken-basierte FETs für zwei verschiedene Kontaktarten (Ti/Au und Au) untersucht, da die Austrittsarbeit des Kontaktmetalls die Leitung von Lochträgern durch die Schottky-Barriere an der Metall-SnSe-Nanoflocken-Grenzfläche bestimmt.

Methoden

SnSe hat bei Raumtemperatur eine geschichtete orthorhombische Kristallstruktur [24]. Abbildung 1a–c zeigt die Perspektivansichten der SnSe-Kristallstruktur entlang der a-, b- und c-Achsenrichtungen. Wie in Abb. 1c gezeigt, bestehen SnSe-Schichten aus Zwei-Atom-Lagen und sind gerillt, während leichte Spaltung in den Kristallen entlang der (100)-Ebene (Abb. 1b) erfolgt. Einkristalle von SnSe wurden mit der modifizierten Bridgman-Methode gezüchtet, wie zuvor beschrieben [24, 30]. Stöchiometrische Mengen Sn (99,999 % Schrot, Alfa Aesar) und Se (99,999 % Pulver, Alfa Aesar) wurden zunächst in einer doppelt versiegelten Quarzampulle zu einem Barren (~20 g) geschmolzen. Die Rohmaterialien wurden langsam auf 500 °C erhitzt und 10 h gehalten, dann weitere 10 h bei 920 °C gehalten, bevor der Ofen abgeschaltet wurde. Der erhaltene Barren wurde zu Pulver gemahlen und in ein kegelförmiges Quarzrohr gefüllt, evakuiert und flammversiegelt. Dieses geladene kegelförmige Quarzrohr wurde in ein größeres Quarzrohr eingesetzt. Das äußere Rohr wurde mit gasförmigem Ar gefüllt, um Explosion und Oxidation zu verhindern, und dann flammversiegelt. Die geladene Quarzampulle wurde an die Position mit dem größten Temperaturgradienten im vertikalen Röhrenofen platziert. Der vertikale Röhrenofen wurde langsam auf 970 °C für 20 h erhitzt, 10 h gehalten und dann mit einer Rate von 0,5 °C/h auf 830 °C abgekühlt. Der Ofen wurde weitere 24 h bei 830 °C gehalten und dann mit einer Rate von 100 °C/h auf 500 °C abgekühlt, bevor er abgeschaltet wurde.

Ergebnisse und Diskussion

Ein kegelförmiger SnSe-Kristall (Durchmesser 30 mm, Länge 70 mm) wurde erhalten und ist in Abb. 1d–e gezeigt. Der erhaltene Kristall war aufgrund eines Risses, der während der Entnahme aus der Quarzampulle auftrat, in zwei Stücke geteilt (Abb. 1d). Die Qualität der gezüchteten SnSe-Kristalle wurde mit einem Pulver-Röntgendiffraktometer (XRD, New D8-Advance, Bruker-AXS, Deutschland) mit Cu Kα (λ = 1,5406 Å) überprüft. Abbildung 2a zeigt das XRD-Muster der Pulverdiffraktionsdatei (PDF) 48–1224 für orthorhombisches SnSe, zusammen mit dem Muster für die kristallographische a-Achse, die senkrecht zur gespaltenen Ebene (100) des SnSe-Kristalls steht. Wie in Abb. 2a gezeigt, deutet das XRD-Muster von einkristallinem SnSe stark auf einen einphasigen orthorhombischen Kristall mit Raumgruppe Pnma [31] hin, was eine starke bevorzugte Orientierung mit (h00)-Reflexionen anzeigt, in guter Übereinstimmung mit einem früheren Bericht [32]. Zusätzlich waren die vorherrschenden Peaks (400) und (800) bei 2θ = 31,081° bzw. 64,818°, wie in Abb. 2a gezeigt [33]. Wie in Abb. 2b gezeigt, ergab die energiedispersive Röntgenspektroskopie (EDX) ein Sn:Se-Atomverhältnis von 1:1, was das stöchiometrische Verhältnis von Sn und Se bestätigt (Inset von Abb. 2b). Insets von Abb. 2b zeigen auch ein Rasterelektronenmikroskopie (SEM)-Bild und EDX-Mapping eines SnSe-Nanoflocken-FETs mit einer Gerätedicke von 90 nm. Dieses Ergebnis stimmt gut mit früheren Berichten [24, 33] überein. Zusätzlich wurde die elektrische Leitfähigkeit von einkristallinem SnSe (Inset von Abb. 2b) für Temperaturen von 30–300 K mit der herkömmlichen Vier-Punkt-Sonden-Methode gemessen. Abbildung 2c zeigt die temperaturabhängige elektrische Leitfähigkeit von SnSe-Einkristallen entlang drei verschiedener kristallographischer Richtungen, was ähnliche temperaturabhängige Verhaltensweisen und Anisotropieverhalten aufgrund unterschiedlicher Lochmobilitäten in SnSe entlang der verschiedenen Achsenrichtungen anzeigt. Wie in Abb. 2c gezeigt, betrug die elektrische Leitfähigkeit entlang der b- und c-Achse bei 300 K ~6,00 S cm⁻¹, was ~2,2-mal größer ist als die für die a-Achse (~2,7 S cm⁻¹). Dieses Ergebnis stimmt gut mit früheren Ergebnissen für einkristallines SnSe [24] überein. In Abb. 2c wird die temperaturabhängige elektrische Leitfähigkeit von einkristallinem SnSe für den Halbleiterbereich (30–100 K) und den metallischen Bereich (>100–300 K) gezeigt. Oberhalb von 100 K zeigten die gezüchteten SnSe-Kristalle metallisches Transportverhalten, konsistent mit früheren Beobachtungen [24].

SnSe-FET-Geräte wurden wie folgt hergestellt. Zunächst wurden SnSe-Nanoflocken mechanisch auf ein 300-nm-dickes SiO₂/p⁺⁺ Si-Substrat aus einkristallinen SnSe-Kristallen exfoliiert, die leicht in der (100)-Ebene mit der bekannten Scotch-Tape-Methode gespalten werden können (Abb. 1e) [26, 27, 34]. Messungen des elektrischen Transports in einzeln hergestellten SnSe-Nanoflocken-FETs wurden bei Raumtemperatur in der rückseitig gesteuerten FET-Konfiguration durchgeführt. Abbildung 3a zeigt schematisch SnSe-Nanoflocken-basierte FET-Geräte mit großflächigem Rückseiten-Gate. In dieser Studie wurden zwei SnSe-Nanoflocken (70- und 90-nm-dicke SnSe-Nanoflocken) auf dem SiO₂/Si-Substrat hergestellt. Die SnSe-FETs wurden mit der Standard-Elektronenstrahllithografie-Methode hergestellt, gefolgt von zwei Arten der Metallisierung: Au (Dicke 100 nm) und Ti/Au (Dickungen 10/100 nm) wurden als ohmsche Kontakte auf SnSe-Nanoflocken betrachtet. Vor dem Metallisierungsprozess wurde gepufferte Oxidätzung (BOE) durchgeführt, um Polymer- und Oxidrückstände auf den Nanoflocken-Oberflächen zu entfernen. Abbildung 3b zeigt ein optisches Bild eines SnSe-Nanoflocken-FETs mit 90 nm Dicke. Die Dicken der SnSe-Nanoflocken wurden mit einem Rasterkraftmikroskop (AFM) bei Raumtemperatur gemessen (Abb. 3c–d). Wie in Abb. 3b und Inset von Abb. 2b gezeigt, hatte der hergestellte 90-nm-dicke SnSe-FET eine Kanallänge (L) von 5 µm und Breite (W) von 4,71 µm, während für den 70-nm-dicken SnSe-FET L = 5 µm und W = 6 µm betrug. Alle Strom-Spannungs-(I-V)-Kennlinien wurden mit einem Halbleiter-Parameteranalysator (HP 4155C, Agilent Technologies, USA) an einer elektrisch abgeschirmten Probierstation bei Raumtemperatur gemessen. Abbildung 4a zeigt den Drainstrom (I_d) als Funktion der Gate-Spannung (V_g) für den 90-nm-dicken SnSe-Nanoflocken, für Source-Drain-Spannungen (V_ds) von -30, 0 und 30 V bei Raumtemperatur, was ein klares p-typisches Halbleiterverhalten anzeigt, das hauptsächlich auf Sn-Vakanzen zurückzuführen ist, wie zuvor berichtet [15, 16, 22, 24, 35–39]. Das Ergebnis in Abb. 4a impliziert, dass metallisches Au mit seiner hohen Austrittsarbeit voraussichtlich schwache ohmsche Kontakte auf SnSe-Nanoflocken bildet, was eine niedrigere Schottky-Barriere für das Leitungsband der SnSe-Nanoflocken anzeigt. Eine detailliertere Diskussion zu Austrittsarbeiten verschiedener Metalle folgt später. Abbildung 4b zeigt I_d vs. V_ds für verschiedene V_g von -40 bis 40 V in 10-V-Schritten. Aus Abb. 4b wird die Lochmobilität (μ_p) auf ~2,7 cm²/V s bestimmt, berechnet aus μ_p = t_m [L / (W C_ox V_ds)], wobei t_m die Transkonduktanz (= dI_d/dV_g = 2,89 × 10⁻⁸ A/V) ist, L die Länge (~5,1 µm), W die Breite (~4,75 µm), V_ds die Drain-Source-Spannung (~1 V) des SnSe-FETs, und C_ox (= ε_r ε_0/d = 11,5 nF/cm²) mit ε_r (die Dielektrizitätskonstante) von 3,9 und d (die Dicke der Oxidschicht) von 300 nm die Kapazität pro Flächeneinheit des rückseitig gesteuerten SnSe-Nanoflocken-FETs ist. Die evaluierte Lochmobilität der mechanisch exfoliierten SnSe-Nanoflocken-FETs ist viel kleiner als die von epitaktischen SnSe-Dünnschichten (~60 cm²/V s), die durch gepulste Laserdeposition auf MgO-Substraten mit Se-reichen Targets hergestellt wurden [40]. Der hier erhaltene Wert ist jedoch ~1,8-mal größer als der für einkristalline SnSe-Nanoplatten (~1,5 cm²/V s) [33]. Eine solche relativ niedrige Lochmobilität kann auf starke Phononenstreuung aufgrund der Sn-Vakanzen auf der SnSe-Oberfläche [18, 36, 41, 42] und eine relativ hohe Schottky-Barriere an der Au-Metall-SnSe-Nanoflocken-Grenzfläche zurückgeführt werden.

Zusätzlich beobachteten wir eine schwache Gate-Einstellung der Leitfähigkeit im Depletionsbereich der I_d vs. V_ds Kurve (Abb. 4c) und ein niedriges Strom-Ein/Aus-Verhältnis (~2 bei V_ds = 1 V, Insets von Abb. 4c) im p-SnSe-Nanoflocken-FET mit Au-Metallkontakten. Ein ähnliches Verhalten wurde für andere zweidimensionale (2D) halbleitende Materialien mit ähnlicher Dicke berichtet, einschließlich SnS FETs (Dicke ~50–80 nm) [43], ~15,8-nm-dicke SnSe-Nanoplatten [33], ~80-nm-dicke MoS₂ [44] und ~84-nm-dicke SnSe₂ [26]. Diese Verhaltensweisen können durch den endlichen Träger-Screening-Längeneffekt erklärt werden, der durch die Existenz einer oberflächennahen leitenden Schicht in FET-Geräten mit Dicken größer als die Screening-Länge (√(ε K_B T / e² p)) entsteht, wobei ε, K_B und p die Dielektrizitätskonstante des Halbleiters, die Boltzmann-Konstante und die Lochträgerdichte sind [43].

Metallkontakte bestimmen maßgeblich die Eigenschaften von 2D-FET-Geräten [45]. Um den Einfluss der Metall-Austrittsarbeiten auf SnSe zu bestimmen, betrachteten wir Au (Austrittsarbeit ~5,1 eV) und Ti (Austrittsarbeit ~4,3 eV) als Metallkontakte auf SnSe-Nanoflocken. Abbildung 4c zeigt typische I_d vs. V_ds Kurven ohne Gate-Modulation (V_g = 0) für SnSe-Nanoflocken-FETs mit Au- und Ti-Kontakten, was einen höheren Gesamtwiderstand für Ti (~15,4 MΩ) im Vergleich zu Au (~0,56 MΩ) anzeigt. Somit ist die Schottky-Barriere an der Metall-SnSe-Grenzfläche für Ti höher (Abb. 4c). Dieses Verhalten wird bei allen SnSe-FETs mit Ti-Kontakten beobachtet. Wie in Abb. 4d gezeigt, nimmt die Höhe der Schottky-Barriere für Löcher zu, je kleiner die Austrittsarbeit des Metalls ist. Daher können Metalle wie Pd, Au und Pt mit großen Austrittsarbeiten als ohmsche Kontakte an p-SnSe-Nanoflocken-FETs geeignet sein, da für diese Metalle die Höhe der Schottky-Barriere für die Injektion von Löchern niedriger ist. Der Kontaktwiderstand sollte für weitere Metalle gemessen werden, um ihre Eignung als Metallkontakte an SnSe-Nanoflocken zu bestimmen. Dieses Problem wird derzeit mit der Transferlängenmethode bearbeitet.

Fazit

Zusammenfassend wurden mehrlagige SnSe-Nanoflocken gezüchtet, exfoliiert und für SnSe-FET-Kanäle mit einer rückseitig gesteuerten FET-Struktur auf SiO₂/Si-Substraten charakterisiert. Elektrische Transportmessungen zeigten, dass mehrlagige SnSe-Nanoflocken mit Au-Metallkontakten p-typische Halbleitereigenschaften mit einer relativ niedrigen Schottky-Barriere und niedrigem Kontaktwiderstand an exfoliierten SnSe-Nanoflocken-FETs aufweisen. Darüber hinaus betonen wir, dass diese Studie die erste ist, die mechanisch exfoliierte SnSe-Nanoflocken-basierte FETs berichtet, und wir sind zuversichtlich, dass unsere SnSe-Nanoflocken-FETs sehr vielversprechend für 2D-elektrische Geräte sowie für Energieernteanwendungen, einschließlich zukünftiger Thermoelektrizitätsgeneration, sind.